Lines Matching defs:spu_priv1
442 struct spu_priv1 { struct
444 u64 mfc_sr1_RW; /* 0x000 */
452 u64 mfc_lpid_RW; /* 0x008 */
453 u64 spu_idr_RW; /* 0x010 */
454 u64 mfc_vr_RO; /* 0x018 */
459 u64 spu_vr_RO; /* 0x020 */
464 u8 pad_0x28_0x100[0x100 - 0x28]; /* 0x28 */
467 u64 int_mask_RW[3]; /* 0x100 */
481 u8 pad_0x118_0x140[0x28]; /* 0x118 */
482 u64 int_stat_RW[3]; /* 0x140 */
498 u8 pad_0x158_0x180[0x28]; /* 0x158 */
499 u64 int_route_RW; /* 0x180 */
502 u8 pad_0x188_0x200[0x200 - 0x188]; /* 0x188 */
505 u64 mfc_atomic_flush_RW; /* 0x200 */
507 u8 pad_0x208_0x280[0x78]; /* 0x208 */
508 u64 resource_allocation_groupID_RW; /* 0x280 */
509 u64 resource_allocation_enable_RW; /* 0x288 */
510 u8 pad_0x290_0x3c8[0x3c8 - 0x290]; /* 0x290 */
514 u64 smf_sbi_signal_sel; /* 0x3c8 */
522 u64 smf_ato_signal_sel; /* 0x3d0 */
528 u8 pad_0x3d8_0x400[0x400 - 0x3d8]; /* 0x3d8 */
531 u64 mfc_sdr_RW; /* 0x400 */
532 u8 pad_0x408_0x500[0xf8]; /* 0x408 */
533 u64 tlb_index_hint_RO; /* 0x500 */
534 u64 tlb_index_W; /* 0x508 */
535 u64 tlb_vpn_RW; /* 0x510 */
536 u64 tlb_rpn_RW; /* 0x518 */
537 u8 pad_0x520_0x540[0x20]; /* 0x520 */
538 u64 tlb_invalidate_entry_W; /* 0x540 */
539 u64 tlb_invalidate_all_W; /* 0x548 */
540 u8 pad_0x550_0x580[0x580 - 0x550]; /* 0x550 */
543 u64 smm_hid; /* 0x580 */
546 u8 pad_0x588_0x600[0x600 - 0x588]; /* 0x588 */
549 u64 mfc_accr_RW; /* 0x600 */
554 u8 pad_0x608_0x610[0x8]; /* 0x608 */
555 u64 mfc_dsisr_RW; /* 0x610 */
564 u8 pad_0x618_0x620[0x8]; /* 0x618 */
565 u64 mfc_dar_RW; /* 0x620 */
566 u8 pad_0x628_0x700[0x700 - 0x628]; /* 0x628 */
569 u64 rmt_index_RW; /* 0x700 */
570 u8 pad_0x708_0x710[0x8]; /* 0x708 */
571 u64 rmt_data1_RW; /* 0x710 */
572 u8 pad_0x718_0x800[0x800 - 0x718]; /* 0x718 */
575 u64 mfc_dsir_R; /* 0x800 */
578 u64 mfc_lsacr_RW; /* 0x808 */
581 u64 mfc_lscrr_R; /* 0x810 */
586 u8 pad_0x818_0x820[0x8]; /* 0x818 */
587 u64 mfc_tclass_id_RW; /* 0x820 */
598 u8 pad_0x828_0x900[0x900 - 0x828]; /* 0x828 */
601 u64 mfc_rm_boundary; /* 0x900 */
602 u8 pad_0x908_0x938[0x30]; /* 0x908 */
603 u64 smf_dma_signal_sel; /* 0x938 */
612 u8 pad_0x940_0xa38[0xf8]; /* 0x940 */
613 u64 smm_signal_sel; /* 0xa38 */
619 u8 pad_0xa40_0xc00[0xc00 - 0xa40]; /* 0xa40 */
622 u64 mfc_cer_R; /* 0xc00 */
625 u8 pad_0xc08_0x1000[0x1000 - 0xc08]; /* 0xc08 */
629 u64 spu_ecc_cntl_RW; /* 0x1000 */
647 u64 spu_ecc_stat_RW; /* 0x1008 */
656 u64 spu_ecc_addr_RW; /* 0x1010 */
657 u64 spu_err_mask_RW; /* 0x1018 */
660 u8 pad_0x1020_0x1028[0x1028 - 0x1020]; /* 0x1020 */
663 u64 spu_trig0_sel; /* 0x1028 */
664 u64 spu_trig1_sel; /* 0x1030 */
665 u64 spu_trig2_sel; /* 0x1038 */
666 u64 spu_trig3_sel; /* 0x1040 */
667 u64 spu_trace_sel; /* 0x1048 */
671 u64 spu_event0_sel; /* 0x1050 */
672 u64 spu_event1_sel; /* 0x1058 */
673 u64 spu_event2_sel; /* 0x1060 */
674 u64 spu_event3_sel; /* 0x1068 */
675 u64 spu_trace_cntl; /* 0x1070 */