1 // Headers from LSDp CL1744173 2 #ifndef _vpe_6_1_0_OFFSET_HEADER 3 #define _vpe_6_1_0_OFFSET_HEADER 4 5 6 7 // addressBlock: vpe_vpedec 8 // base address: 0x46000 9 #define regVPEC_DEC_START 0x0000 10 #define regVPEC_DEC_START_BASE_IDX 0 11 #define regVPEC_UCODE_ADDR 0x0001 12 #define regVPEC_UCODE_ADDR_BASE_IDX 0 13 #define regVPEC_UCODE_DATA 0x0002 14 #define regVPEC_UCODE_DATA_BASE_IDX 0 15 #define regVPEC_F32_CNTL 0x0003 16 #define regVPEC_F32_CNTL_BASE_IDX 0 17 #define regVPEC_MMHUB_CNTL 0x0004 18 #define regVPEC_MMHUB_CNTL_BASE_IDX 0 19 #define regVPEC_MMHUB_TRUSTLVL 0x0005 20 #define regVPEC_MMHUB_TRUSTLVL_BASE_IDX 0 21 #define regVPEC_VPEP_CTRL 0x0010 22 #define regVPEC_VPEP_CTRL_BASE_IDX 0 23 #define regVPEC_CLK_CTRL 0x0011 24 #define regVPEC_CLK_CTRL_BASE_IDX 0 25 #define regVPEC_PG_CNTL 0x0012 26 #define regVPEC_PG_CNTL_BASE_IDX 0 27 #define regVPEC_POWER_CNTL 0x0013 28 #define regVPEC_POWER_CNTL_BASE_IDX 0 29 #define regVPEC_CNTL 0x0014 30 #define regVPEC_CNTL_BASE_IDX 0 31 #define regVPEC_CNTL1 0x0015 32 #define regVPEC_CNTL1_BASE_IDX 0 33 #define regVPEC_CNTL2 0x0016 34 #define regVPEC_CNTL2_BASE_IDX 0 35 #define regVPEC_GB_ADDR_CONFIG 0x0017 36 #define regVPEC_GB_ADDR_CONFIG_BASE_IDX 0 37 #define regVPEC_GB_ADDR_CONFIG_READ 0x0018 38 #define regVPEC_GB_ADDR_CONFIG_READ_BASE_IDX 0 39 #define regVPEC_PROCESS_QUANTUM0 0x0019 40 #define regVPEC_PROCESS_QUANTUM0_BASE_IDX 0 41 #define regVPEC_PROCESS_QUANTUM1 0x001a 42 #define regVPEC_PROCESS_QUANTUM1_BASE_IDX 0 43 #define regVPEC_CONTEXT_SWITCH_THRESHOLD 0x001b 44 #define regVPEC_CONTEXT_SWITCH_THRESHOLD_BASE_IDX 0 45 #define regVPEC_GLOBAL_QUANTUM 0x001c 46 #define regVPEC_GLOBAL_QUANTUM_BASE_IDX 0 47 #define regVPEC_WATCHDOG_CNTL 0x001d 48 #define regVPEC_WATCHDOG_CNTL_BASE_IDX 0 49 #define regVPEC_ATOMIC_CNTL 0x001e 50 #define regVPEC_ATOMIC_CNTL_BASE_IDX 0 51 #define regVPEC_UCODE_VERSION 0x001f 52 #define regVPEC_UCODE_VERSION_BASE_IDX 0 53 #define regVPEC_MEMREQ_BURST_CNTL 0x0020 54 #define regVPEC_MEMREQ_BURST_CNTL_BASE_IDX 0 55 #define regVPEC_TIMESTAMP_CNTL 0x0021 56 #define regVPEC_TIMESTAMP_CNTL_BASE_IDX 0 57 #define regVPEC_GLOBAL_TIMESTAMP_LO 0x0022 58 #define regVPEC_GLOBAL_TIMESTAMP_LO_BASE_IDX 0 59 #define regVPEC_GLOBAL_TIMESTAMP_HI 0x0023 60 #define regVPEC_GLOBAL_TIMESTAMP_HI_BASE_IDX 0 61 #define regVPEC_FREEZE 0x0024 62 #define regVPEC_FREEZE_BASE_IDX 0 63 #define regVPEC_CE_CTRL 0x0025 64 #define regVPEC_CE_CTRL_BASE_IDX 0 65 #define regVPEC_RELAX_ORDERING_LUT 0x0026 66 #define regVPEC_RELAX_ORDERING_LUT_BASE_IDX 0 67 #define regVPEC_CREDIT_CNTL 0x0027 68 #define regVPEC_CREDIT_CNTL_BASE_IDX 0 69 #define regVPEC_SCRATCH_RAM_DATA 0x0028 70 #define regVPEC_SCRATCH_RAM_DATA_BASE_IDX 0 71 #define regVPEC_SCRATCH_RAM_ADDR 0x0029 72 #define regVPEC_SCRATCH_RAM_ADDR_BASE_IDX 0 73 #define regVPEC_QUEUE_RESET_REQ 0x002a 74 #define regVPEC_QUEUE_RESET_REQ_BASE_IDX 0 75 #define regVPEC_PERFCNT_PERFCOUNTER0_CFG 0x002b 76 #define regVPEC_PERFCNT_PERFCOUNTER0_CFG_BASE_IDX 0 77 #define regVPEC_PERFCNT_PERFCOUNTER1_CFG 0x002c 78 #define regVPEC_PERFCNT_PERFCOUNTER1_CFG_BASE_IDX 0 79 #define regVPEC_PERFCNT_PERFCOUNTER_RSLT_CNTL 0x002d 80 #define regVPEC_PERFCNT_PERFCOUNTER_RSLT_CNTL_BASE_IDX 0 81 #define regVPEC_PERFCNT_MISC_CNTL 0x002e 82 #define regVPEC_PERFCNT_MISC_CNTL_BASE_IDX 0 83 #define regVPEC_PERFCNT_PERFCOUNTER_LO 0x002f 84 #define regVPEC_PERFCNT_PERFCOUNTER_LO_BASE_IDX 0 85 #define regVPEC_PERFCNT_PERFCOUNTER_HI 0x0030 86 #define regVPEC_PERFCNT_PERFCOUNTER_HI_BASE_IDX 0 87 #define regVPEC_DEBUG_INDEX 0x0031 88 #define regVPEC_DEBUG_INDEX_BASE_IDX 0 89 #define regVPEC_DEBUG_DATA 0x0032 90 #define regVPEC_DEBUG_DATA_BASE_IDX 0 91 #define regVPEC_CRC_CTRL 0x0033 92 #define regVPEC_CRC_CTRL_BASE_IDX 0 93 #define regVPEC_CRC_DATA 0x0034 94 #define regVPEC_CRC_DATA_BASE_IDX 0 95 #define regVPEC_PUB_DUMMY0 0x0035 96 #define regVPEC_PUB_DUMMY0_BASE_IDX 0 97 #define regVPEC_PUB_DUMMY1 0x0036 98 #define regVPEC_PUB_DUMMY1_BASE_IDX 0 99 #define regVPEC_PUB_DUMMY2 0x0037 100 #define regVPEC_PUB_DUMMY2_BASE_IDX 0 101 #define regVPEC_PUB_DUMMY3 0x0038 102 #define regVPEC_PUB_DUMMY3_BASE_IDX 0 103 #define regVPEC_PUB_DUMMY4 0x0039 104 #define regVPEC_PUB_DUMMY4_BASE_IDX 0 105 #define regVPEC_PUB_DUMMY5 0x003a 106 #define regVPEC_PUB_DUMMY5_BASE_IDX 0 107 #define regVPEC_PUB_DUMMY6 0x003b 108 #define regVPEC_PUB_DUMMY6_BASE_IDX 0 109 #define regVPEC_PUB_DUMMY7 0x003c 110 #define regVPEC_PUB_DUMMY7_BASE_IDX 0 111 #define regVPEC_UCODE1_CHECKSUM 0x0040 112 #define regVPEC_UCODE1_CHECKSUM_BASE_IDX 0 113 #define regVPEC_VERSION 0x0041 114 #define regVPEC_VERSION_BASE_IDX 0 115 #define regVPEC_UCODE_CHECKSUM 0x0042 116 #define regVPEC_UCODE_CHECKSUM_BASE_IDX 0 117 #define regVPEC_CLOCK_GATING_STATUS 0x0043 118 #define regVPEC_CLOCK_GATING_STATUS_BASE_IDX 0 119 #define regVPEC_RB_RPTR_FETCH 0x0044 120 #define regVPEC_RB_RPTR_FETCH_BASE_IDX 0 121 #define regVPEC_RB_RPTR_FETCH_HI 0x0045 122 #define regVPEC_RB_RPTR_FETCH_HI_BASE_IDX 0 123 #define regVPEC_IB_OFFSET_FETCH 0x0046 124 #define regVPEC_IB_OFFSET_FETCH_BASE_IDX 0 125 #define regVPEC_CMDIB_OFFSET_FETCH 0x0047 126 #define regVPEC_CMDIB_OFFSET_FETCH_BASE_IDX 0 127 #define regVPEC_ATOMIC_PREOP_LO 0x0048 128 #define regVPEC_ATOMIC_PREOP_LO_BASE_IDX 0 129 #define regVPEC_ATOMIC_PREOP_HI 0x0049 130 #define regVPEC_ATOMIC_PREOP_HI_BASE_IDX 0 131 #define regVPEC_CE_BUSY 0x004a 132 #define regVPEC_CE_BUSY_BASE_IDX 0 133 #define regVPEC_F32_COUNTER 0x004b 134 #define regVPEC_F32_COUNTER_BASE_IDX 0 135 #define regVPEC_HOLE_ADDR_LO 0x004c 136 #define regVPEC_HOLE_ADDR_LO_BASE_IDX 0 137 #define regVPEC_HOLE_ADDR_HI 0x004d 138 #define regVPEC_HOLE_ADDR_HI_BASE_IDX 0 139 #define regVPEC_ERROR_LOG 0x004e 140 #define regVPEC_ERROR_LOG_BASE_IDX 0 141 #define regVPEC_INT_STATUS 0x004f 142 #define regVPEC_INT_STATUS_BASE_IDX 0 143 #define regVPEC_STATUS 0x0050 144 #define regVPEC_STATUS_BASE_IDX 0 145 #define regVPEC_STATUS1 0x0051 146 #define regVPEC_STATUS1_BASE_IDX 0 147 #define regVPEC_STATUS2 0x0052 148 #define regVPEC_STATUS2_BASE_IDX 0 149 #define regVPEC_STATUS3 0x0053 150 #define regVPEC_STATUS3_BASE_IDX 0 151 #define regVPEC_STATUS4 0x0054 152 #define regVPEC_STATUS4_BASE_IDX 0 153 #define regVPEC_STATUS5 0x0055 154 #define regVPEC_STATUS5_BASE_IDX 0 155 #define regVPEC_STATUS6 0x0056 156 #define regVPEC_STATUS6_BASE_IDX 0 157 #define regVPEC_STATUS7 0x0057 158 #define regVPEC_STATUS7_BASE_IDX 0 159 #define regVPEC_INST 0x0058 160 #define regVPEC_INST_BASE_IDX 0 161 #define regVPEC_QUEUE_STATUS0 0x0059 162 #define regVPEC_QUEUE_STATUS0_BASE_IDX 0 163 #define regVPEC_QUEUE_HANG_STATUS 0x005a 164 #define regVPEC_QUEUE_HANG_STATUS_BASE_IDX 0 165 #define regVPEC_QUEUE0_RB_CNTL 0x0080 166 #define regVPEC_QUEUE0_RB_CNTL_BASE_IDX 0 167 #define regVPEC_QUEUE0_SCHEDULE_CNTL 0x0081 168 #define regVPEC_QUEUE0_SCHEDULE_CNTL_BASE_IDX 0 169 #define regVPEC_QUEUE0_RB_BASE 0x0082 170 #define regVPEC_QUEUE0_RB_BASE_BASE_IDX 0 171 #define regVPEC_QUEUE0_RB_BASE_HI 0x0083 172 #define regVPEC_QUEUE0_RB_BASE_HI_BASE_IDX 0 173 #define regVPEC_QUEUE0_RB_RPTR 0x0084 174 #define regVPEC_QUEUE0_RB_RPTR_BASE_IDX 0 175 #define regVPEC_QUEUE0_RB_RPTR_HI 0x0085 176 #define regVPEC_QUEUE0_RB_RPTR_HI_BASE_IDX 0 177 #define regVPEC_QUEUE0_RB_WPTR 0x0086 178 #define regVPEC_QUEUE0_RB_WPTR_BASE_IDX 0 179 #define regVPEC_QUEUE0_RB_WPTR_HI 0x0087 180 #define regVPEC_QUEUE0_RB_WPTR_HI_BASE_IDX 0 181 #define regVPEC_QUEUE0_RB_RPTR_ADDR_HI 0x0088 182 #define regVPEC_QUEUE0_RB_RPTR_ADDR_HI_BASE_IDX 0 183 #define regVPEC_QUEUE0_RB_RPTR_ADDR_LO 0x0089 184 #define regVPEC_QUEUE0_RB_RPTR_ADDR_LO_BASE_IDX 0 185 #define regVPEC_QUEUE0_RB_AQL_CNTL 0x008a 186 #define regVPEC_QUEUE0_RB_AQL_CNTL_BASE_IDX 0 187 #define regVPEC_QUEUE0_MINOR_PTR_UPDATE 0x008b 188 #define regVPEC_QUEUE0_MINOR_PTR_UPDATE_BASE_IDX 0 189 #define regVPEC_QUEUE0_CD_INFO 0x008c 190 #define regVPEC_QUEUE0_CD_INFO_BASE_IDX 0 191 #define regVPEC_QUEUE0_RB_PREEMPT 0x008d 192 #define regVPEC_QUEUE0_RB_PREEMPT_BASE_IDX 0 193 #define regVPEC_QUEUE0_SKIP_CNTL 0x008e 194 #define regVPEC_QUEUE0_SKIP_CNTL_BASE_IDX 0 195 #define regVPEC_QUEUE0_DOORBELL 0x008f 196 #define regVPEC_QUEUE0_DOORBELL_BASE_IDX 0 197 #define regVPEC_QUEUE0_DOORBELL_OFFSET 0x0090 198 #define regVPEC_QUEUE0_DOORBELL_OFFSET_BASE_IDX 0 199 #define regVPEC_QUEUE0_DUMMY0 0x0091 200 #define regVPEC_QUEUE0_DUMMY0_BASE_IDX 0 201 #define regVPEC_QUEUE0_DUMMY1 0x0092 202 #define regVPEC_QUEUE0_DUMMY1_BASE_IDX 0 203 #define regVPEC_QUEUE0_DUMMY2 0x0093 204 #define regVPEC_QUEUE0_DUMMY2_BASE_IDX 0 205 #define regVPEC_QUEUE0_DUMMY3 0x0094 206 #define regVPEC_QUEUE0_DUMMY3_BASE_IDX 0 207 #define regVPEC_QUEUE0_DUMMY4 0x0095 208 #define regVPEC_QUEUE0_DUMMY4_BASE_IDX 0 209 #define regVPEC_QUEUE0_IB_CNTL 0x00ac 210 #define regVPEC_QUEUE0_IB_CNTL_BASE_IDX 0 211 #define regVPEC_QUEUE0_IB_RPTR 0x00ad 212 #define regVPEC_QUEUE0_IB_RPTR_BASE_IDX 0 213 #define regVPEC_QUEUE0_IB_OFFSET 0x00ae 214 #define regVPEC_QUEUE0_IB_OFFSET_BASE_IDX 0 215 #define regVPEC_QUEUE0_IB_BASE_LO 0x00af 216 #define regVPEC_QUEUE0_IB_BASE_LO_BASE_IDX 0 217 #define regVPEC_QUEUE0_IB_BASE_HI 0x00b0 218 #define regVPEC_QUEUE0_IB_BASE_HI_BASE_IDX 0 219 #define regVPEC_QUEUE0_IB_SIZE 0x00b1 220 #define regVPEC_QUEUE0_IB_SIZE_BASE_IDX 0 221 #define regVPEC_QUEUE0_CMDIB_CNTL 0x00b2 222 #define regVPEC_QUEUE0_CMDIB_CNTL_BASE_IDX 0 223 #define regVPEC_QUEUE0_CMDIB_RPTR 0x00b3 224 #define regVPEC_QUEUE0_CMDIB_RPTR_BASE_IDX 0 225 #define regVPEC_QUEUE0_CMDIB_OFFSET 0x00b4 226 #define regVPEC_QUEUE0_CMDIB_OFFSET_BASE_IDX 0 227 #define regVPEC_QUEUE0_CMDIB_BASE_LO 0x00b5 228 #define regVPEC_QUEUE0_CMDIB_BASE_LO_BASE_IDX 0 229 #define regVPEC_QUEUE0_CMDIB_BASE_HI 0x00b6 230 #define regVPEC_QUEUE0_CMDIB_BASE_HI_BASE_IDX 0 231 #define regVPEC_QUEUE0_CMDIB_SIZE 0x00b7 232 #define regVPEC_QUEUE0_CMDIB_SIZE_BASE_IDX 0 233 #define regVPEC_QUEUE0_CSA_ADDR_LO 0x00b8 234 #define regVPEC_QUEUE0_CSA_ADDR_LO_BASE_IDX 0 235 #define regVPEC_QUEUE0_CSA_ADDR_HI 0x00b9 236 #define regVPEC_QUEUE0_CSA_ADDR_HI_BASE_IDX 0 237 #define regVPEC_QUEUE0_CONTEXT_STATUS 0x00ba 238 #define regVPEC_QUEUE0_CONTEXT_STATUS_BASE_IDX 0 239 #define regVPEC_QUEUE0_DOORBELL_LOG 0x00bb 240 #define regVPEC_QUEUE0_DOORBELL_LOG_BASE_IDX 0 241 #define regVPEC_QUEUE0_IB_SUB_REMAIN 0x00bc 242 #define regVPEC_QUEUE0_IB_SUB_REMAIN_BASE_IDX 0 243 #define regVPEC_QUEUE0_PREEMPT 0x00bd 244 #define regVPEC_QUEUE0_PREEMPT_BASE_IDX 0 245 #define regVPEC_QUEUE1_RB_CNTL 0x00d8 246 #define regVPEC_QUEUE1_RB_CNTL_BASE_IDX 0 247 #define regVPEC_QUEUE1_SCHEDULE_CNTL 0x00d9 248 #define regVPEC_QUEUE1_SCHEDULE_CNTL_BASE_IDX 0 249 #define regVPEC_QUEUE1_RB_BASE 0x00da 250 #define regVPEC_QUEUE1_RB_BASE_BASE_IDX 0 251 #define regVPEC_QUEUE1_RB_BASE_HI 0x00db 252 #define regVPEC_QUEUE1_RB_BASE_HI_BASE_IDX 0 253 #define regVPEC_QUEUE1_RB_RPTR 0x00dc 254 #define regVPEC_QUEUE1_RB_RPTR_BASE_IDX 0 255 #define regVPEC_QUEUE1_RB_RPTR_HI 0x00dd 256 #define regVPEC_QUEUE1_RB_RPTR_HI_BASE_IDX 0 257 #define regVPEC_QUEUE1_RB_WPTR 0x00de 258 #define regVPEC_QUEUE1_RB_WPTR_BASE_IDX 0 259 #define regVPEC_QUEUE1_RB_WPTR_HI 0x00df 260 #define regVPEC_QUEUE1_RB_WPTR_HI_BASE_IDX 0 261 #define regVPEC_QUEUE1_RB_RPTR_ADDR_HI 0x00e0 262 #define regVPEC_QUEUE1_RB_RPTR_ADDR_HI_BASE_IDX 0 263 #define regVPEC_QUEUE1_RB_RPTR_ADDR_LO 0x00e1 264 #define regVPEC_QUEUE1_RB_RPTR_ADDR_LO_BASE_IDX 0 265 #define regVPEC_QUEUE1_RB_AQL_CNTL 0x00e2 266 #define regVPEC_QUEUE1_RB_AQL_CNTL_BASE_IDX 0 267 #define regVPEC_QUEUE1_MINOR_PTR_UPDATE 0x00e3 268 #define regVPEC_QUEUE1_MINOR_PTR_UPDATE_BASE_IDX 0 269 #define regVPEC_QUEUE1_CD_INFO 0x00e4 270 #define regVPEC_QUEUE1_CD_INFO_BASE_IDX 0 271 #define regVPEC_QUEUE1_RB_PREEMPT 0x00e5 272 #define regVPEC_QUEUE1_RB_PREEMPT_BASE_IDX 0 273 #define regVPEC_QUEUE1_SKIP_CNTL 0x00e6 274 #define regVPEC_QUEUE1_SKIP_CNTL_BASE_IDX 0 275 #define regVPEC_QUEUE1_DOORBELL 0x00e7 276 #define regVPEC_QUEUE1_DOORBELL_BASE_IDX 0 277 #define regVPEC_QUEUE1_DOORBELL_OFFSET 0x00e8 278 #define regVPEC_QUEUE1_DOORBELL_OFFSET_BASE_IDX 0 279 #define regVPEC_QUEUE1_DUMMY0 0x00e9 280 #define regVPEC_QUEUE1_DUMMY0_BASE_IDX 0 281 #define regVPEC_QUEUE1_DUMMY1 0x00ea 282 #define regVPEC_QUEUE1_DUMMY1_BASE_IDX 0 283 #define regVPEC_QUEUE1_DUMMY2 0x00eb 284 #define regVPEC_QUEUE1_DUMMY2_BASE_IDX 0 285 #define regVPEC_QUEUE1_DUMMY3 0x00ec 286 #define regVPEC_QUEUE1_DUMMY3_BASE_IDX 0 287 #define regVPEC_QUEUE1_DUMMY4 0x00ed 288 #define regVPEC_QUEUE1_DUMMY4_BASE_IDX 0 289 #define regVPEC_QUEUE1_IB_CNTL 0x0104 290 #define regVPEC_QUEUE1_IB_CNTL_BASE_IDX 0 291 #define regVPEC_QUEUE1_IB_RPTR 0x0105 292 #define regVPEC_QUEUE1_IB_RPTR_BASE_IDX 0 293 #define regVPEC_QUEUE1_IB_OFFSET 0x0106 294 #define regVPEC_QUEUE1_IB_OFFSET_BASE_IDX 0 295 #define regVPEC_QUEUE1_IB_BASE_LO 0x0107 296 #define regVPEC_QUEUE1_IB_BASE_LO_BASE_IDX 0 297 #define regVPEC_QUEUE1_IB_BASE_HI 0x0108 298 #define regVPEC_QUEUE1_IB_BASE_HI_BASE_IDX 0 299 #define regVPEC_QUEUE1_IB_SIZE 0x0109 300 #define regVPEC_QUEUE1_IB_SIZE_BASE_IDX 0 301 #define regVPEC_QUEUE1_CMDIB_CNTL 0x010a 302 #define regVPEC_QUEUE1_CMDIB_CNTL_BASE_IDX 0 303 #define regVPEC_QUEUE1_CMDIB_RPTR 0x010b 304 #define regVPEC_QUEUE1_CMDIB_RPTR_BASE_IDX 0 305 #define regVPEC_QUEUE1_CMDIB_OFFSET 0x010c 306 #define regVPEC_QUEUE1_CMDIB_OFFSET_BASE_IDX 0 307 #define regVPEC_QUEUE1_CMDIB_BASE_LO 0x010d 308 #define regVPEC_QUEUE1_CMDIB_BASE_LO_BASE_IDX 0 309 #define regVPEC_QUEUE1_CMDIB_BASE_HI 0x010e 310 #define regVPEC_QUEUE1_CMDIB_BASE_HI_BASE_IDX 0 311 #define regVPEC_QUEUE1_CMDIB_SIZE 0x010f 312 #define regVPEC_QUEUE1_CMDIB_SIZE_BASE_IDX 0 313 #define regVPEC_QUEUE1_CSA_ADDR_LO 0x0110 314 #define regVPEC_QUEUE1_CSA_ADDR_LO_BASE_IDX 0 315 #define regVPEC_QUEUE1_CSA_ADDR_HI 0x0111 316 #define regVPEC_QUEUE1_CSA_ADDR_HI_BASE_IDX 0 317 #define regVPEC_QUEUE1_CONTEXT_STATUS 0x0112 318 #define regVPEC_QUEUE1_CONTEXT_STATUS_BASE_IDX 0 319 #define regVPEC_QUEUE1_DOORBELL_LOG 0x0113 320 #define regVPEC_QUEUE1_DOORBELL_LOG_BASE_IDX 0 321 #define regVPEC_QUEUE1_IB_SUB_REMAIN 0x0114 322 #define regVPEC_QUEUE1_IB_SUB_REMAIN_BASE_IDX 0 323 #define regVPEC_QUEUE1_PREEMPT 0x0115 324 #define regVPEC_QUEUE1_PREEMPT_BASE_IDX 0 325 #define regVPEC_QUEUE2_RB_CNTL 0x0130 326 #define regVPEC_QUEUE2_RB_CNTL_BASE_IDX 0 327 #define regVPEC_QUEUE2_SCHEDULE_CNTL 0x0131 328 #define regVPEC_QUEUE2_SCHEDULE_CNTL_BASE_IDX 0 329 #define regVPEC_QUEUE2_RB_BASE 0x0132 330 #define regVPEC_QUEUE2_RB_BASE_BASE_IDX 0 331 #define regVPEC_QUEUE2_RB_BASE_HI 0x0133 332 #define regVPEC_QUEUE2_RB_BASE_HI_BASE_IDX 0 333 #define regVPEC_QUEUE2_RB_RPTR 0x0134 334 #define regVPEC_QUEUE2_RB_RPTR_BASE_IDX 0 335 #define regVPEC_QUEUE2_RB_RPTR_HI 0x0135 336 #define regVPEC_QUEUE2_RB_RPTR_HI_BASE_IDX 0 337 #define regVPEC_QUEUE2_RB_WPTR 0x0136 338 #define regVPEC_QUEUE2_RB_WPTR_BASE_IDX 0 339 #define regVPEC_QUEUE2_RB_WPTR_HI 0x0137 340 #define regVPEC_QUEUE2_RB_WPTR_HI_BASE_IDX 0 341 #define regVPEC_QUEUE2_RB_RPTR_ADDR_HI 0x0138 342 #define regVPEC_QUEUE2_RB_RPTR_ADDR_HI_BASE_IDX 0 343 #define regVPEC_QUEUE2_RB_RPTR_ADDR_LO 0x0139 344 #define regVPEC_QUEUE2_RB_RPTR_ADDR_LO_BASE_IDX 0 345 #define regVPEC_QUEUE2_RB_AQL_CNTL 0x013a 346 #define regVPEC_QUEUE2_RB_AQL_CNTL_BASE_IDX 0 347 #define regVPEC_QUEUE2_MINOR_PTR_UPDATE 0x013b 348 #define regVPEC_QUEUE2_MINOR_PTR_UPDATE_BASE_IDX 0 349 #define regVPEC_QUEUE2_CD_INFO 0x013c 350 #define regVPEC_QUEUE2_CD_INFO_BASE_IDX 0 351 #define regVPEC_QUEUE2_RB_PREEMPT 0x013d 352 #define regVPEC_QUEUE2_RB_PREEMPT_BASE_IDX 0 353 #define regVPEC_QUEUE2_SKIP_CNTL 0x013e 354 #define regVPEC_QUEUE2_SKIP_CNTL_BASE_IDX 0 355 #define regVPEC_QUEUE2_DOORBELL 0x013f 356 #define regVPEC_QUEUE2_DOORBELL_BASE_IDX 0 357 #define regVPEC_QUEUE2_DOORBELL_OFFSET 0x0140 358 #define regVPEC_QUEUE2_DOORBELL_OFFSET_BASE_IDX 0 359 #define regVPEC_QUEUE2_DUMMY0 0x0141 360 #define regVPEC_QUEUE2_DUMMY0_BASE_IDX 0 361 #define regVPEC_QUEUE2_DUMMY1 0x0142 362 #define regVPEC_QUEUE2_DUMMY1_BASE_IDX 0 363 #define regVPEC_QUEUE2_DUMMY2 0x0143 364 #define regVPEC_QUEUE2_DUMMY2_BASE_IDX 0 365 #define regVPEC_QUEUE2_DUMMY3 0x0144 366 #define regVPEC_QUEUE2_DUMMY3_BASE_IDX 0 367 #define regVPEC_QUEUE2_DUMMY4 0x0145 368 #define regVPEC_QUEUE2_DUMMY4_BASE_IDX 0 369 #define regVPEC_QUEUE2_IB_CNTL 0x015c 370 #define regVPEC_QUEUE2_IB_CNTL_BASE_IDX 0 371 #define regVPEC_QUEUE2_IB_RPTR 0x015d 372 #define regVPEC_QUEUE2_IB_RPTR_BASE_IDX 0 373 #define regVPEC_QUEUE2_IB_OFFSET 0x015e 374 #define regVPEC_QUEUE2_IB_OFFSET_BASE_IDX 0 375 #define regVPEC_QUEUE2_IB_BASE_LO 0x015f 376 #define regVPEC_QUEUE2_IB_BASE_LO_BASE_IDX 0 377 #define regVPEC_QUEUE2_IB_BASE_HI 0x0160 378 #define regVPEC_QUEUE2_IB_BASE_HI_BASE_IDX 0 379 #define regVPEC_QUEUE2_IB_SIZE 0x0161 380 #define regVPEC_QUEUE2_IB_SIZE_BASE_IDX 0 381 #define regVPEC_QUEUE2_CMDIB_CNTL 0x0162 382 #define regVPEC_QUEUE2_CMDIB_CNTL_BASE_IDX 0 383 #define regVPEC_QUEUE2_CMDIB_RPTR 0x0163 384 #define regVPEC_QUEUE2_CMDIB_RPTR_BASE_IDX 0 385 #define regVPEC_QUEUE2_CMDIB_OFFSET 0x0164 386 #define regVPEC_QUEUE2_CMDIB_OFFSET_BASE_IDX 0 387 #define regVPEC_QUEUE2_CMDIB_BASE_LO 0x0165 388 #define regVPEC_QUEUE2_CMDIB_BASE_LO_BASE_IDX 0 389 #define regVPEC_QUEUE2_CMDIB_BASE_HI 0x0166 390 #define regVPEC_QUEUE2_CMDIB_BASE_HI_BASE_IDX 0 391 #define regVPEC_QUEUE2_CMDIB_SIZE 0x0167 392 #define regVPEC_QUEUE2_CMDIB_SIZE_BASE_IDX 0 393 #define regVPEC_QUEUE2_CSA_ADDR_LO 0x0168 394 #define regVPEC_QUEUE2_CSA_ADDR_LO_BASE_IDX 0 395 #define regVPEC_QUEUE2_CSA_ADDR_HI 0x0169 396 #define regVPEC_QUEUE2_CSA_ADDR_HI_BASE_IDX 0 397 #define regVPEC_QUEUE2_CONTEXT_STATUS 0x016a 398 #define regVPEC_QUEUE2_CONTEXT_STATUS_BASE_IDX 0 399 #define regVPEC_QUEUE2_DOORBELL_LOG 0x016b 400 #define regVPEC_QUEUE2_DOORBELL_LOG_BASE_IDX 0 401 #define regVPEC_QUEUE2_IB_SUB_REMAIN 0x016c 402 #define regVPEC_QUEUE2_IB_SUB_REMAIN_BASE_IDX 0 403 #define regVPEC_QUEUE2_PREEMPT 0x016d 404 #define regVPEC_QUEUE2_PREEMPT_BASE_IDX 0 405 #define regVPEC_QUEUE3_RB_CNTL 0x0188 406 #define regVPEC_QUEUE3_RB_CNTL_BASE_IDX 0 407 #define regVPEC_QUEUE3_SCHEDULE_CNTL 0x0189 408 #define regVPEC_QUEUE3_SCHEDULE_CNTL_BASE_IDX 0 409 #define regVPEC_QUEUE3_RB_BASE 0x018a 410 #define regVPEC_QUEUE3_RB_BASE_BASE_IDX 0 411 #define regVPEC_QUEUE3_RB_BASE_HI 0x018b 412 #define regVPEC_QUEUE3_RB_BASE_HI_BASE_IDX 0 413 #define regVPEC_QUEUE3_RB_RPTR 0x018c 414 #define regVPEC_QUEUE3_RB_RPTR_BASE_IDX 0 415 #define regVPEC_QUEUE3_RB_RPTR_HI 0x018d 416 #define regVPEC_QUEUE3_RB_RPTR_HI_BASE_IDX 0 417 #define regVPEC_QUEUE3_RB_WPTR 0x018e 418 #define regVPEC_QUEUE3_RB_WPTR_BASE_IDX 0 419 #define regVPEC_QUEUE3_RB_WPTR_HI 0x018f 420 #define regVPEC_QUEUE3_RB_WPTR_HI_BASE_IDX 0 421 #define regVPEC_QUEUE3_RB_RPTR_ADDR_HI 0x0190 422 #define regVPEC_QUEUE3_RB_RPTR_ADDR_HI_BASE_IDX 0 423 #define regVPEC_QUEUE3_RB_RPTR_ADDR_LO 0x0191 424 #define regVPEC_QUEUE3_RB_RPTR_ADDR_LO_BASE_IDX 0 425 #define regVPEC_QUEUE3_RB_AQL_CNTL 0x0192 426 #define regVPEC_QUEUE3_RB_AQL_CNTL_BASE_IDX 0 427 #define regVPEC_QUEUE3_MINOR_PTR_UPDATE 0x0193 428 #define regVPEC_QUEUE3_MINOR_PTR_UPDATE_BASE_IDX 0 429 #define regVPEC_QUEUE3_CD_INFO 0x0194 430 #define regVPEC_QUEUE3_CD_INFO_BASE_IDX 0 431 #define regVPEC_QUEUE3_RB_PREEMPT 0x0195 432 #define regVPEC_QUEUE3_RB_PREEMPT_BASE_IDX 0 433 #define regVPEC_QUEUE3_SKIP_CNTL 0x0196 434 #define regVPEC_QUEUE3_SKIP_CNTL_BASE_IDX 0 435 #define regVPEC_QUEUE3_DOORBELL 0x0197 436 #define regVPEC_QUEUE3_DOORBELL_BASE_IDX 0 437 #define regVPEC_QUEUE3_DOORBELL_OFFSET 0x0198 438 #define regVPEC_QUEUE3_DOORBELL_OFFSET_BASE_IDX 0 439 #define regVPEC_QUEUE3_DUMMY0 0x0199 440 #define regVPEC_QUEUE3_DUMMY0_BASE_IDX 0 441 #define regVPEC_QUEUE3_DUMMY1 0x019a 442 #define regVPEC_QUEUE3_DUMMY1_BASE_IDX 0 443 #define regVPEC_QUEUE3_DUMMY2 0x019b 444 #define regVPEC_QUEUE3_DUMMY2_BASE_IDX 0 445 #define regVPEC_QUEUE3_DUMMY3 0x019c 446 #define regVPEC_QUEUE3_DUMMY3_BASE_IDX 0 447 #define regVPEC_QUEUE3_DUMMY4 0x019d 448 #define regVPEC_QUEUE3_DUMMY4_BASE_IDX 0 449 #define regVPEC_QUEUE3_IB_CNTL 0x01b4 450 #define regVPEC_QUEUE3_IB_CNTL_BASE_IDX 0 451 #define regVPEC_QUEUE3_IB_RPTR 0x01b5 452 #define regVPEC_QUEUE3_IB_RPTR_BASE_IDX 0 453 #define regVPEC_QUEUE3_IB_OFFSET 0x01b6 454 #define regVPEC_QUEUE3_IB_OFFSET_BASE_IDX 0 455 #define regVPEC_QUEUE3_IB_BASE_LO 0x01b7 456 #define regVPEC_QUEUE3_IB_BASE_LO_BASE_IDX 0 457 #define regVPEC_QUEUE3_IB_BASE_HI 0x01b8 458 #define regVPEC_QUEUE3_IB_BASE_HI_BASE_IDX 0 459 #define regVPEC_QUEUE3_IB_SIZE 0x01b9 460 #define regVPEC_QUEUE3_IB_SIZE_BASE_IDX 0 461 #define regVPEC_QUEUE3_CMDIB_CNTL 0x01ba 462 #define regVPEC_QUEUE3_CMDIB_CNTL_BASE_IDX 0 463 #define regVPEC_QUEUE3_CMDIB_RPTR 0x01bb 464 #define regVPEC_QUEUE3_CMDIB_RPTR_BASE_IDX 0 465 #define regVPEC_QUEUE3_CMDIB_OFFSET 0x01bc 466 #define regVPEC_QUEUE3_CMDIB_OFFSET_BASE_IDX 0 467 #define regVPEC_QUEUE3_CMDIB_BASE_LO 0x01bd 468 #define regVPEC_QUEUE3_CMDIB_BASE_LO_BASE_IDX 0 469 #define regVPEC_QUEUE3_CMDIB_BASE_HI 0x01be 470 #define regVPEC_QUEUE3_CMDIB_BASE_HI_BASE_IDX 0 471 #define regVPEC_QUEUE3_CMDIB_SIZE 0x01bf 472 #define regVPEC_QUEUE3_CMDIB_SIZE_BASE_IDX 0 473 #define regVPEC_QUEUE3_CSA_ADDR_LO 0x01c0 474 #define regVPEC_QUEUE3_CSA_ADDR_LO_BASE_IDX 0 475 #define regVPEC_QUEUE3_CSA_ADDR_HI 0x01c1 476 #define regVPEC_QUEUE3_CSA_ADDR_HI_BASE_IDX 0 477 #define regVPEC_QUEUE3_CONTEXT_STATUS 0x01c2 478 #define regVPEC_QUEUE3_CONTEXT_STATUS_BASE_IDX 0 479 #define regVPEC_QUEUE3_DOORBELL_LOG 0x01c3 480 #define regVPEC_QUEUE3_DOORBELL_LOG_BASE_IDX 0 481 #define regVPEC_QUEUE3_IB_SUB_REMAIN 0x01c4 482 #define regVPEC_QUEUE3_IB_SUB_REMAIN_BASE_IDX 0 483 #define regVPEC_QUEUE3_PREEMPT 0x01c5 484 #define regVPEC_QUEUE3_PREEMPT_BASE_IDX 0 485 #define regVPEC_QUEUE4_RB_CNTL 0x01e0 486 #define regVPEC_QUEUE4_RB_CNTL_BASE_IDX 0 487 #define regVPEC_QUEUE4_SCHEDULE_CNTL 0x01e1 488 #define regVPEC_QUEUE4_SCHEDULE_CNTL_BASE_IDX 0 489 #define regVPEC_QUEUE4_RB_BASE 0x01e2 490 #define regVPEC_QUEUE4_RB_BASE_BASE_IDX 0 491 #define regVPEC_QUEUE4_RB_BASE_HI 0x01e3 492 #define regVPEC_QUEUE4_RB_BASE_HI_BASE_IDX 0 493 #define regVPEC_QUEUE4_RB_RPTR 0x01e4 494 #define regVPEC_QUEUE4_RB_RPTR_BASE_IDX 0 495 #define regVPEC_QUEUE4_RB_RPTR_HI 0x01e5 496 #define regVPEC_QUEUE4_RB_RPTR_HI_BASE_IDX 0 497 #define regVPEC_QUEUE4_RB_WPTR 0x01e6 498 #define regVPEC_QUEUE4_RB_WPTR_BASE_IDX 0 499 #define regVPEC_QUEUE4_RB_WPTR_HI 0x01e7 500 #define regVPEC_QUEUE4_RB_WPTR_HI_BASE_IDX 0 501 #define regVPEC_QUEUE4_RB_RPTR_ADDR_HI 0x01e8 502 #define regVPEC_QUEUE4_RB_RPTR_ADDR_HI_BASE_IDX 0 503 #define regVPEC_QUEUE4_RB_RPTR_ADDR_LO 0x01e9 504 #define regVPEC_QUEUE4_RB_RPTR_ADDR_LO_BASE_IDX 0 505 #define regVPEC_QUEUE4_RB_AQL_CNTL 0x01ea 506 #define regVPEC_QUEUE4_RB_AQL_CNTL_BASE_IDX 0 507 #define regVPEC_QUEUE4_MINOR_PTR_UPDATE 0x01eb 508 #define regVPEC_QUEUE4_MINOR_PTR_UPDATE_BASE_IDX 0 509 #define regVPEC_QUEUE4_CD_INFO 0x01ec 510 #define regVPEC_QUEUE4_CD_INFO_BASE_IDX 0 511 #define regVPEC_QUEUE4_RB_PREEMPT 0x01ed 512 #define regVPEC_QUEUE4_RB_PREEMPT_BASE_IDX 0 513 #define regVPEC_QUEUE4_SKIP_CNTL 0x01ee 514 #define regVPEC_QUEUE4_SKIP_CNTL_BASE_IDX 0 515 #define regVPEC_QUEUE4_DOORBELL 0x01ef 516 #define regVPEC_QUEUE4_DOORBELL_BASE_IDX 0 517 #define regVPEC_QUEUE4_DOORBELL_OFFSET 0x01f0 518 #define regVPEC_QUEUE4_DOORBELL_OFFSET_BASE_IDX 0 519 #define regVPEC_QUEUE4_DUMMY0 0x01f1 520 #define regVPEC_QUEUE4_DUMMY0_BASE_IDX 0 521 #define regVPEC_QUEUE4_DUMMY1 0x01f2 522 #define regVPEC_QUEUE4_DUMMY1_BASE_IDX 0 523 #define regVPEC_QUEUE4_DUMMY2 0x01f3 524 #define regVPEC_QUEUE4_DUMMY2_BASE_IDX 0 525 #define regVPEC_QUEUE4_DUMMY3 0x01f4 526 #define regVPEC_QUEUE4_DUMMY3_BASE_IDX 0 527 #define regVPEC_QUEUE4_DUMMY4 0x01f5 528 #define regVPEC_QUEUE4_DUMMY4_BASE_IDX 0 529 #define regVPEC_QUEUE4_IB_CNTL 0x020c 530 #define regVPEC_QUEUE4_IB_CNTL_BASE_IDX 0 531 #define regVPEC_QUEUE4_IB_RPTR 0x020d 532 #define regVPEC_QUEUE4_IB_RPTR_BASE_IDX 0 533 #define regVPEC_QUEUE4_IB_OFFSET 0x020e 534 #define regVPEC_QUEUE4_IB_OFFSET_BASE_IDX 0 535 #define regVPEC_QUEUE4_IB_BASE_LO 0x020f 536 #define regVPEC_QUEUE4_IB_BASE_LO_BASE_IDX 0 537 #define regVPEC_QUEUE4_IB_BASE_HI 0x0210 538 #define regVPEC_QUEUE4_IB_BASE_HI_BASE_IDX 0 539 #define regVPEC_QUEUE4_IB_SIZE 0x0211 540 #define regVPEC_QUEUE4_IB_SIZE_BASE_IDX 0 541 #define regVPEC_QUEUE4_CMDIB_CNTL 0x0212 542 #define regVPEC_QUEUE4_CMDIB_CNTL_BASE_IDX 0 543 #define regVPEC_QUEUE4_CMDIB_RPTR 0x0213 544 #define regVPEC_QUEUE4_CMDIB_RPTR_BASE_IDX 0 545 #define regVPEC_QUEUE4_CMDIB_OFFSET 0x0214 546 #define regVPEC_QUEUE4_CMDIB_OFFSET_BASE_IDX 0 547 #define regVPEC_QUEUE4_CMDIB_BASE_LO 0x0215 548 #define regVPEC_QUEUE4_CMDIB_BASE_LO_BASE_IDX 0 549 #define regVPEC_QUEUE4_CMDIB_BASE_HI 0x0216 550 #define regVPEC_QUEUE4_CMDIB_BASE_HI_BASE_IDX 0 551 #define regVPEC_QUEUE4_CMDIB_SIZE 0x0217 552 #define regVPEC_QUEUE4_CMDIB_SIZE_BASE_IDX 0 553 #define regVPEC_QUEUE4_CSA_ADDR_LO 0x0218 554 #define regVPEC_QUEUE4_CSA_ADDR_LO_BASE_IDX 0 555 #define regVPEC_QUEUE4_CSA_ADDR_HI 0x0219 556 #define regVPEC_QUEUE4_CSA_ADDR_HI_BASE_IDX 0 557 #define regVPEC_QUEUE4_CONTEXT_STATUS 0x021a 558 #define regVPEC_QUEUE4_CONTEXT_STATUS_BASE_IDX 0 559 #define regVPEC_QUEUE4_DOORBELL_LOG 0x021b 560 #define regVPEC_QUEUE4_DOORBELL_LOG_BASE_IDX 0 561 #define regVPEC_QUEUE4_IB_SUB_REMAIN 0x021c 562 #define regVPEC_QUEUE4_IB_SUB_REMAIN_BASE_IDX 0 563 #define regVPEC_QUEUE4_PREEMPT 0x021d 564 #define regVPEC_QUEUE4_PREEMPT_BASE_IDX 0 565 #define regVPEC_QUEUE5_RB_CNTL 0x0238 566 #define regVPEC_QUEUE5_RB_CNTL_BASE_IDX 0 567 #define regVPEC_QUEUE5_SCHEDULE_CNTL 0x0239 568 #define regVPEC_QUEUE5_SCHEDULE_CNTL_BASE_IDX 0 569 #define regVPEC_QUEUE5_RB_BASE 0x023a 570 #define regVPEC_QUEUE5_RB_BASE_BASE_IDX 0 571 #define regVPEC_QUEUE5_RB_BASE_HI 0x023b 572 #define regVPEC_QUEUE5_RB_BASE_HI_BASE_IDX 0 573 #define regVPEC_QUEUE5_RB_RPTR 0x023c 574 #define regVPEC_QUEUE5_RB_RPTR_BASE_IDX 0 575 #define regVPEC_QUEUE5_RB_RPTR_HI 0x023d 576 #define regVPEC_QUEUE5_RB_RPTR_HI_BASE_IDX 0 577 #define regVPEC_QUEUE5_RB_WPTR 0x023e 578 #define regVPEC_QUEUE5_RB_WPTR_BASE_IDX 0 579 #define regVPEC_QUEUE5_RB_WPTR_HI 0x023f 580 #define regVPEC_QUEUE5_RB_WPTR_HI_BASE_IDX 0 581 #define regVPEC_QUEUE5_RB_RPTR_ADDR_HI 0x0240 582 #define regVPEC_QUEUE5_RB_RPTR_ADDR_HI_BASE_IDX 0 583 #define regVPEC_QUEUE5_RB_RPTR_ADDR_LO 0x0241 584 #define regVPEC_QUEUE5_RB_RPTR_ADDR_LO_BASE_IDX 0 585 #define regVPEC_QUEUE5_RB_AQL_CNTL 0x0242 586 #define regVPEC_QUEUE5_RB_AQL_CNTL_BASE_IDX 0 587 #define regVPEC_QUEUE5_MINOR_PTR_UPDATE 0x0243 588 #define regVPEC_QUEUE5_MINOR_PTR_UPDATE_BASE_IDX 0 589 #define regVPEC_QUEUE5_CD_INFO 0x0244 590 #define regVPEC_QUEUE5_CD_INFO_BASE_IDX 0 591 #define regVPEC_QUEUE5_RB_PREEMPT 0x0245 592 #define regVPEC_QUEUE5_RB_PREEMPT_BASE_IDX 0 593 #define regVPEC_QUEUE5_SKIP_CNTL 0x0246 594 #define regVPEC_QUEUE5_SKIP_CNTL_BASE_IDX 0 595 #define regVPEC_QUEUE5_DOORBELL 0x0247 596 #define regVPEC_QUEUE5_DOORBELL_BASE_IDX 0 597 #define regVPEC_QUEUE5_DOORBELL_OFFSET 0x0248 598 #define regVPEC_QUEUE5_DOORBELL_OFFSET_BASE_IDX 0 599 #define regVPEC_QUEUE5_DUMMY0 0x0249 600 #define regVPEC_QUEUE5_DUMMY0_BASE_IDX 0 601 #define regVPEC_QUEUE5_DUMMY1 0x024a 602 #define regVPEC_QUEUE5_DUMMY1_BASE_IDX 0 603 #define regVPEC_QUEUE5_DUMMY2 0x024b 604 #define regVPEC_QUEUE5_DUMMY2_BASE_IDX 0 605 #define regVPEC_QUEUE5_DUMMY3 0x024c 606 #define regVPEC_QUEUE5_DUMMY3_BASE_IDX 0 607 #define regVPEC_QUEUE5_DUMMY4 0x024d 608 #define regVPEC_QUEUE5_DUMMY4_BASE_IDX 0 609 #define regVPEC_QUEUE5_IB_CNTL 0x0264 610 #define regVPEC_QUEUE5_IB_CNTL_BASE_IDX 0 611 #define regVPEC_QUEUE5_IB_RPTR 0x0265 612 #define regVPEC_QUEUE5_IB_RPTR_BASE_IDX 0 613 #define regVPEC_QUEUE5_IB_OFFSET 0x0266 614 #define regVPEC_QUEUE5_IB_OFFSET_BASE_IDX 0 615 #define regVPEC_QUEUE5_IB_BASE_LO 0x0267 616 #define regVPEC_QUEUE5_IB_BASE_LO_BASE_IDX 0 617 #define regVPEC_QUEUE5_IB_BASE_HI 0x0268 618 #define regVPEC_QUEUE5_IB_BASE_HI_BASE_IDX 0 619 #define regVPEC_QUEUE5_IB_SIZE 0x0269 620 #define regVPEC_QUEUE5_IB_SIZE_BASE_IDX 0 621 #define regVPEC_QUEUE5_CMDIB_CNTL 0x026a 622 #define regVPEC_QUEUE5_CMDIB_CNTL_BASE_IDX 0 623 #define regVPEC_QUEUE5_CMDIB_RPTR 0x026b 624 #define regVPEC_QUEUE5_CMDIB_RPTR_BASE_IDX 0 625 #define regVPEC_QUEUE5_CMDIB_OFFSET 0x026c 626 #define regVPEC_QUEUE5_CMDIB_OFFSET_BASE_IDX 0 627 #define regVPEC_QUEUE5_CMDIB_BASE_LO 0x026d 628 #define regVPEC_QUEUE5_CMDIB_BASE_LO_BASE_IDX 0 629 #define regVPEC_QUEUE5_CMDIB_BASE_HI 0x026e 630 #define regVPEC_QUEUE5_CMDIB_BASE_HI_BASE_IDX 0 631 #define regVPEC_QUEUE5_CMDIB_SIZE 0x026f 632 #define regVPEC_QUEUE5_CMDIB_SIZE_BASE_IDX 0 633 #define regVPEC_QUEUE5_CSA_ADDR_LO 0x0270 634 #define regVPEC_QUEUE5_CSA_ADDR_LO_BASE_IDX 0 635 #define regVPEC_QUEUE5_CSA_ADDR_HI 0x0271 636 #define regVPEC_QUEUE5_CSA_ADDR_HI_BASE_IDX 0 637 #define regVPEC_QUEUE5_CONTEXT_STATUS 0x0272 638 #define regVPEC_QUEUE5_CONTEXT_STATUS_BASE_IDX 0 639 #define regVPEC_QUEUE5_DOORBELL_LOG 0x0273 640 #define regVPEC_QUEUE5_DOORBELL_LOG_BASE_IDX 0 641 #define regVPEC_QUEUE5_IB_SUB_REMAIN 0x0274 642 #define regVPEC_QUEUE5_IB_SUB_REMAIN_BASE_IDX 0 643 #define regVPEC_QUEUE5_PREEMPT 0x0275 644 #define regVPEC_QUEUE5_PREEMPT_BASE_IDX 0 645 #define regVPEC_QUEUE6_RB_CNTL 0x0290 646 #define regVPEC_QUEUE6_RB_CNTL_BASE_IDX 0 647 #define regVPEC_QUEUE6_SCHEDULE_CNTL 0x0291 648 #define regVPEC_QUEUE6_SCHEDULE_CNTL_BASE_IDX 0 649 #define regVPEC_QUEUE6_RB_BASE 0x0292 650 #define regVPEC_QUEUE6_RB_BASE_BASE_IDX 0 651 #define regVPEC_QUEUE6_RB_BASE_HI 0x0293 652 #define regVPEC_QUEUE6_RB_BASE_HI_BASE_IDX 0 653 #define regVPEC_QUEUE6_RB_RPTR 0x0294 654 #define regVPEC_QUEUE6_RB_RPTR_BASE_IDX 0 655 #define regVPEC_QUEUE6_RB_RPTR_HI 0x0295 656 #define regVPEC_QUEUE6_RB_RPTR_HI_BASE_IDX 0 657 #define regVPEC_QUEUE6_RB_WPTR 0x0296 658 #define regVPEC_QUEUE6_RB_WPTR_BASE_IDX 0 659 #define regVPEC_QUEUE6_RB_WPTR_HI 0x0297 660 #define regVPEC_QUEUE6_RB_WPTR_HI_BASE_IDX 0 661 #define regVPEC_QUEUE6_RB_RPTR_ADDR_HI 0x0298 662 #define regVPEC_QUEUE6_RB_RPTR_ADDR_HI_BASE_IDX 0 663 #define regVPEC_QUEUE6_RB_RPTR_ADDR_LO 0x0299 664 #define regVPEC_QUEUE6_RB_RPTR_ADDR_LO_BASE_IDX 0 665 #define regVPEC_QUEUE6_RB_AQL_CNTL 0x029a 666 #define regVPEC_QUEUE6_RB_AQL_CNTL_BASE_IDX 0 667 #define regVPEC_QUEUE6_MINOR_PTR_UPDATE 0x029b 668 #define regVPEC_QUEUE6_MINOR_PTR_UPDATE_BASE_IDX 0 669 #define regVPEC_QUEUE6_CD_INFO 0x029c 670 #define regVPEC_QUEUE6_CD_INFO_BASE_IDX 0 671 #define regVPEC_QUEUE6_RB_PREEMPT 0x029d 672 #define regVPEC_QUEUE6_RB_PREEMPT_BASE_IDX 0 673 #define regVPEC_QUEUE6_SKIP_CNTL 0x029e 674 #define regVPEC_QUEUE6_SKIP_CNTL_BASE_IDX 0 675 #define regVPEC_QUEUE6_DOORBELL 0x029f 676 #define regVPEC_QUEUE6_DOORBELL_BASE_IDX 0 677 #define regVPEC_QUEUE6_DOORBELL_OFFSET 0x02a0 678 #define regVPEC_QUEUE6_DOORBELL_OFFSET_BASE_IDX 0 679 #define regVPEC_QUEUE6_DUMMY0 0x02a1 680 #define regVPEC_QUEUE6_DUMMY0_BASE_IDX 0 681 #define regVPEC_QUEUE6_DUMMY1 0x02a2 682 #define regVPEC_QUEUE6_DUMMY1_BASE_IDX 0 683 #define regVPEC_QUEUE6_DUMMY2 0x02a3 684 #define regVPEC_QUEUE6_DUMMY2_BASE_IDX 0 685 #define regVPEC_QUEUE6_DUMMY3 0x02a4 686 #define regVPEC_QUEUE6_DUMMY3_BASE_IDX 0 687 #define regVPEC_QUEUE6_DUMMY4 0x02a5 688 #define regVPEC_QUEUE6_DUMMY4_BASE_IDX 0 689 #define regVPEC_QUEUE6_IB_CNTL 0x02bc 690 #define regVPEC_QUEUE6_IB_CNTL_BASE_IDX 0 691 #define regVPEC_QUEUE6_IB_RPTR 0x02bd 692 #define regVPEC_QUEUE6_IB_RPTR_BASE_IDX 0 693 #define regVPEC_QUEUE6_IB_OFFSET 0x02be 694 #define regVPEC_QUEUE6_IB_OFFSET_BASE_IDX 0 695 #define regVPEC_QUEUE6_IB_BASE_LO 0x02bf 696 #define regVPEC_QUEUE6_IB_BASE_LO_BASE_IDX 0 697 #define regVPEC_QUEUE6_IB_BASE_HI 0x02c0 698 #define regVPEC_QUEUE6_IB_BASE_HI_BASE_IDX 0 699 #define regVPEC_QUEUE6_IB_SIZE 0x02c1 700 #define regVPEC_QUEUE6_IB_SIZE_BASE_IDX 0 701 #define regVPEC_QUEUE6_CMDIB_CNTL 0x02c2 702 #define regVPEC_QUEUE6_CMDIB_CNTL_BASE_IDX 0 703 #define regVPEC_QUEUE6_CMDIB_RPTR 0x02c3 704 #define regVPEC_QUEUE6_CMDIB_RPTR_BASE_IDX 0 705 #define regVPEC_QUEUE6_CMDIB_OFFSET 0x02c4 706 #define regVPEC_QUEUE6_CMDIB_OFFSET_BASE_IDX 0 707 #define regVPEC_QUEUE6_CMDIB_BASE_LO 0x02c5 708 #define regVPEC_QUEUE6_CMDIB_BASE_LO_BASE_IDX 0 709 #define regVPEC_QUEUE6_CMDIB_BASE_HI 0x02c6 710 #define regVPEC_QUEUE6_CMDIB_BASE_HI_BASE_IDX 0 711 #define regVPEC_QUEUE6_CMDIB_SIZE 0x02c7 712 #define regVPEC_QUEUE6_CMDIB_SIZE_BASE_IDX 0 713 #define regVPEC_QUEUE6_CSA_ADDR_LO 0x02c8 714 #define regVPEC_QUEUE6_CSA_ADDR_LO_BASE_IDX 0 715 #define regVPEC_QUEUE6_CSA_ADDR_HI 0x02c9 716 #define regVPEC_QUEUE6_CSA_ADDR_HI_BASE_IDX 0 717 #define regVPEC_QUEUE6_CONTEXT_STATUS 0x02ca 718 #define regVPEC_QUEUE6_CONTEXT_STATUS_BASE_IDX 0 719 #define regVPEC_QUEUE6_DOORBELL_LOG 0x02cb 720 #define regVPEC_QUEUE6_DOORBELL_LOG_BASE_IDX 0 721 #define regVPEC_QUEUE6_IB_SUB_REMAIN 0x02cc 722 #define regVPEC_QUEUE6_IB_SUB_REMAIN_BASE_IDX 0 723 #define regVPEC_QUEUE6_PREEMPT 0x02cd 724 #define regVPEC_QUEUE6_PREEMPT_BASE_IDX 0 725 #define regVPEC_QUEUE7_RB_CNTL 0x02e8 726 #define regVPEC_QUEUE7_RB_CNTL_BASE_IDX 0 727 #define regVPEC_QUEUE7_SCHEDULE_CNTL 0x02e9 728 #define regVPEC_QUEUE7_SCHEDULE_CNTL_BASE_IDX 0 729 #define regVPEC_QUEUE7_RB_BASE 0x02ea 730 #define regVPEC_QUEUE7_RB_BASE_BASE_IDX 0 731 #define regVPEC_QUEUE7_RB_BASE_HI 0x02eb 732 #define regVPEC_QUEUE7_RB_BASE_HI_BASE_IDX 0 733 #define regVPEC_QUEUE7_RB_RPTR 0x02ec 734 #define regVPEC_QUEUE7_RB_RPTR_BASE_IDX 0 735 #define regVPEC_QUEUE7_RB_RPTR_HI 0x02ed 736 #define regVPEC_QUEUE7_RB_RPTR_HI_BASE_IDX 0 737 #define regVPEC_QUEUE7_RB_WPTR 0x02ee 738 #define regVPEC_QUEUE7_RB_WPTR_BASE_IDX 0 739 #define regVPEC_QUEUE7_RB_WPTR_HI 0x02ef 740 #define regVPEC_QUEUE7_RB_WPTR_HI_BASE_IDX 0 741 #define regVPEC_QUEUE7_RB_RPTR_ADDR_HI 0x02f0 742 #define regVPEC_QUEUE7_RB_RPTR_ADDR_HI_BASE_IDX 0 743 #define regVPEC_QUEUE7_RB_RPTR_ADDR_LO 0x02f1 744 #define regVPEC_QUEUE7_RB_RPTR_ADDR_LO_BASE_IDX 0 745 #define regVPEC_QUEUE7_RB_AQL_CNTL 0x02f2 746 #define regVPEC_QUEUE7_RB_AQL_CNTL_BASE_IDX 0 747 #define regVPEC_QUEUE7_MINOR_PTR_UPDATE 0x02f3 748 #define regVPEC_QUEUE7_MINOR_PTR_UPDATE_BASE_IDX 0 749 #define regVPEC_QUEUE7_CD_INFO 0x02f4 750 #define regVPEC_QUEUE7_CD_INFO_BASE_IDX 0 751 #define regVPEC_QUEUE7_RB_PREEMPT 0x02f5 752 #define regVPEC_QUEUE7_RB_PREEMPT_BASE_IDX 0 753 #define regVPEC_QUEUE7_SKIP_CNTL 0x02f6 754 #define regVPEC_QUEUE7_SKIP_CNTL_BASE_IDX 0 755 #define regVPEC_QUEUE7_DOORBELL 0x02f7 756 #define regVPEC_QUEUE7_DOORBELL_BASE_IDX 0 757 #define regVPEC_QUEUE7_DOORBELL_OFFSET 0x02f8 758 #define regVPEC_QUEUE7_DOORBELL_OFFSET_BASE_IDX 0 759 #define regVPEC_QUEUE7_DUMMY0 0x02f9 760 #define regVPEC_QUEUE7_DUMMY0_BASE_IDX 0 761 #define regVPEC_QUEUE7_DUMMY1 0x02fa 762 #define regVPEC_QUEUE7_DUMMY1_BASE_IDX 0 763 #define regVPEC_QUEUE7_DUMMY2 0x02fb 764 #define regVPEC_QUEUE7_DUMMY2_BASE_IDX 0 765 #define regVPEC_QUEUE7_DUMMY3 0x02fc 766 #define regVPEC_QUEUE7_DUMMY3_BASE_IDX 0 767 #define regVPEC_QUEUE7_DUMMY4 0x02fd 768 #define regVPEC_QUEUE7_DUMMY4_BASE_IDX 0 769 #define regVPEC_QUEUE7_IB_CNTL 0x0314 770 #define regVPEC_QUEUE7_IB_CNTL_BASE_IDX 0 771 #define regVPEC_QUEUE7_IB_RPTR 0x0315 772 #define regVPEC_QUEUE7_IB_RPTR_BASE_IDX 0 773 #define regVPEC_QUEUE7_IB_OFFSET 0x0316 774 #define regVPEC_QUEUE7_IB_OFFSET_BASE_IDX 0 775 #define regVPEC_QUEUE7_IB_BASE_LO 0x0317 776 #define regVPEC_QUEUE7_IB_BASE_LO_BASE_IDX 0 777 #define regVPEC_QUEUE7_IB_BASE_HI 0x0318 778 #define regVPEC_QUEUE7_IB_BASE_HI_BASE_IDX 0 779 #define regVPEC_QUEUE7_IB_SIZE 0x0319 780 #define regVPEC_QUEUE7_IB_SIZE_BASE_IDX 0 781 #define regVPEC_QUEUE7_CMDIB_CNTL 0x031a 782 #define regVPEC_QUEUE7_CMDIB_CNTL_BASE_IDX 0 783 #define regVPEC_QUEUE7_CMDIB_RPTR 0x031b 784 #define regVPEC_QUEUE7_CMDIB_RPTR_BASE_IDX 0 785 #define regVPEC_QUEUE7_CMDIB_OFFSET 0x031c 786 #define regVPEC_QUEUE7_CMDIB_OFFSET_BASE_IDX 0 787 #define regVPEC_QUEUE7_CMDIB_BASE_LO 0x031d 788 #define regVPEC_QUEUE7_CMDIB_BASE_LO_BASE_IDX 0 789 #define regVPEC_QUEUE7_CMDIB_BASE_HI 0x031e 790 #define regVPEC_QUEUE7_CMDIB_BASE_HI_BASE_IDX 0 791 #define regVPEC_QUEUE7_CMDIB_SIZE 0x031f 792 #define regVPEC_QUEUE7_CMDIB_SIZE_BASE_IDX 0 793 #define regVPEC_QUEUE7_CSA_ADDR_LO 0x0320 794 #define regVPEC_QUEUE7_CSA_ADDR_LO_BASE_IDX 0 795 #define regVPEC_QUEUE7_CSA_ADDR_HI 0x0321 796 #define regVPEC_QUEUE7_CSA_ADDR_HI_BASE_IDX 0 797 #define regVPEC_QUEUE7_CONTEXT_STATUS 0x0322 798 #define regVPEC_QUEUE7_CONTEXT_STATUS_BASE_IDX 0 799 #define regVPEC_QUEUE7_DOORBELL_LOG 0x0323 800 #define regVPEC_QUEUE7_DOORBELL_LOG_BASE_IDX 0 801 #define regVPEC_QUEUE7_IB_SUB_REMAIN 0x0324 802 #define regVPEC_QUEUE7_IB_SUB_REMAIN_BASE_IDX 0 803 #define regVPEC_QUEUE7_PREEMPT 0x0325 804 #define regVPEC_QUEUE7_PREEMPT_BASE_IDX 0 805 806 807 // addressBlock: vpe_vpep_vpdpp0_dispdec_vpcnvc_cfg_dispdec 808 // base address: 0x0 809 #define regVPCNVC_SURFACE_PIXEL_FORMAT 0x0744 810 #define regVPCNVC_SURFACE_PIXEL_FORMAT_BASE_IDX 0 811 #define regVPCNVC_FORMAT_CONTROL 0x0745 812 #define regVPCNVC_FORMAT_CONTROL_BASE_IDX 0 813 #define regVPCNVC_FCNV_FP_BIAS_R 0x0746 814 #define regVPCNVC_FCNV_FP_BIAS_R_BASE_IDX 0 815 #define regVPCNVC_FCNV_FP_BIAS_G 0x0747 816 #define regVPCNVC_FCNV_FP_BIAS_G_BASE_IDX 0 817 #define regVPCNVC_FCNV_FP_BIAS_B 0x0748 818 #define regVPCNVC_FCNV_FP_BIAS_B_BASE_IDX 0 819 #define regVPCNVC_FCNV_FP_SCALE_R 0x0749 820 #define regVPCNVC_FCNV_FP_SCALE_R_BASE_IDX 0 821 #define regVPCNVC_FCNV_FP_SCALE_G 0x074a 822 #define regVPCNVC_FCNV_FP_SCALE_G_BASE_IDX 0 823 #define regVPCNVC_FCNV_FP_SCALE_B 0x074b 824 #define regVPCNVC_FCNV_FP_SCALE_B_BASE_IDX 0 825 #define regVPCNVC_COLOR_KEYER_CONTROL 0x074c 826 #define regVPCNVC_COLOR_KEYER_CONTROL_BASE_IDX 0 827 #define regVPCNVC_COLOR_KEYER_ALPHA 0x074d 828 #define regVPCNVC_COLOR_KEYER_ALPHA_BASE_IDX 0 829 #define regVPCNVC_COLOR_KEYER_RED 0x074e 830 #define regVPCNVC_COLOR_KEYER_RED_BASE_IDX 0 831 #define regVPCNVC_COLOR_KEYER_GREEN 0x074f 832 #define regVPCNVC_COLOR_KEYER_GREEN_BASE_IDX 0 833 #define regVPCNVC_COLOR_KEYER_BLUE 0x0750 834 #define regVPCNVC_COLOR_KEYER_BLUE_BASE_IDX 0 835 #define regVPCNVC_ALPHA_2BIT_LUT 0x0752 836 #define regVPCNVC_ALPHA_2BIT_LUT_BASE_IDX 0 837 #define regVPCNVC_PRE_DEALPHA 0x0753 838 #define regVPCNVC_PRE_DEALPHA_BASE_IDX 0 839 #define regVPCNVC_PRE_CSC_MODE 0x0754 840 #define regVPCNVC_PRE_CSC_MODE_BASE_IDX 0 841 #define regVPCNVC_PRE_CSC_C11_C12 0x0755 842 #define regVPCNVC_PRE_CSC_C11_C12_BASE_IDX 0 843 #define regVPCNVC_PRE_CSC_C13_C14 0x0756 844 #define regVPCNVC_PRE_CSC_C13_C14_BASE_IDX 0 845 #define regVPCNVC_PRE_CSC_C21_C22 0x0757 846 #define regVPCNVC_PRE_CSC_C21_C22_BASE_IDX 0 847 #define regVPCNVC_PRE_CSC_C23_C24 0x0758 848 #define regVPCNVC_PRE_CSC_C23_C24_BASE_IDX 0 849 #define regVPCNVC_PRE_CSC_C31_C32 0x0759 850 #define regVPCNVC_PRE_CSC_C31_C32_BASE_IDX 0 851 #define regVPCNVC_PRE_CSC_C33_C34 0x075a 852 #define regVPCNVC_PRE_CSC_C33_C34_BASE_IDX 0 853 #define regVPCNVC_COEF_FORMAT 0x075b 854 #define regVPCNVC_COEF_FORMAT_BASE_IDX 0 855 #define regVPCNVC_PRE_DEGAM 0x075c 856 #define regVPCNVC_PRE_DEGAM_BASE_IDX 0 857 #define regVPCNVC_PRE_REALPHA 0x075d 858 #define regVPCNVC_PRE_REALPHA_BASE_IDX 0 859 #define regVPCNVC_CFG_TEST_DEBUG_INDEX 0x075e 860 #define regVPCNVC_CFG_TEST_DEBUG_INDEX_BASE_IDX 0 861 #define regVPCNVC_CFG_TEST_DEBUG_DATA 0x075f 862 #define regVPCNVC_CFG_TEST_DEBUG_DATA_BASE_IDX 0 863 864 865 // addressBlock: vpe_vpep_vpdpp0_dispdec_vpdscl_dispdec 866 // base address: 0x0 867 #define regVPDSCL_COEF_RAM_TAP_SELECT 0x0768 868 #define regVPDSCL_COEF_RAM_TAP_SELECT_BASE_IDX 0 869 #define regVPDSCL_COEF_RAM_TAP_DATA 0x0769 870 #define regVPDSCL_COEF_RAM_TAP_DATA_BASE_IDX 0 871 #define regVPDSCL_MODE 0x076a 872 #define regVPDSCL_MODE_BASE_IDX 0 873 #define regVPDSCL_TAP_CONTROL 0x076b 874 #define regVPDSCL_TAP_CONTROL_BASE_IDX 0 875 #define regVPDSCL_CONTROL 0x076c 876 #define regVPDSCL_CONTROL_BASE_IDX 0 877 #define regVPDSCL_2TAP_CONTROL 0x076d 878 #define regVPDSCL_2TAP_CONTROL_BASE_IDX 0 879 #define regVPDSCL_MANUAL_REPLICATE_CONTROL 0x076e 880 #define regVPDSCL_MANUAL_REPLICATE_CONTROL_BASE_IDX 0 881 #define regVPDSCL_HORZ_FILTER_SCALE_RATIO 0x076f 882 #define regVPDSCL_HORZ_FILTER_SCALE_RATIO_BASE_IDX 0 883 #define regVPDSCL_HORZ_FILTER_INIT 0x0770 884 #define regVPDSCL_HORZ_FILTER_INIT_BASE_IDX 0 885 #define regVPDSCL_HORZ_FILTER_SCALE_RATIO_C 0x0771 886 #define regVPDSCL_HORZ_FILTER_SCALE_RATIO_C_BASE_IDX 0 887 #define regVPDSCL_HORZ_FILTER_INIT_C 0x0772 888 #define regVPDSCL_HORZ_FILTER_INIT_C_BASE_IDX 0 889 #define regVPDSCL_VERT_FILTER_SCALE_RATIO 0x0773 890 #define regVPDSCL_VERT_FILTER_SCALE_RATIO_BASE_IDX 0 891 #define regVPDSCL_VERT_FILTER_INIT 0x0774 892 #define regVPDSCL_VERT_FILTER_INIT_BASE_IDX 0 893 #define regVPDSCL_VERT_FILTER_INIT_BOT 0x0775 894 #define regVPDSCL_VERT_FILTER_INIT_BOT_BASE_IDX 0 895 #define regVPDSCL_VERT_FILTER_SCALE_RATIO_C 0x0776 896 #define regVPDSCL_VERT_FILTER_SCALE_RATIO_C_BASE_IDX 0 897 #define regVPDSCL_VERT_FILTER_INIT_C 0x0777 898 #define regVPDSCL_VERT_FILTER_INIT_C_BASE_IDX 0 899 #define regVPDSCL_VERT_FILTER_INIT_BOT_C 0x0778 900 #define regVPDSCL_VERT_FILTER_INIT_BOT_C_BASE_IDX 0 901 #define regVPDSCL_BLACK_COLOR 0x0779 902 #define regVPDSCL_BLACK_COLOR_BASE_IDX 0 903 #define regVPDSCL_UPDATE 0x077a 904 #define regVPDSCL_UPDATE_BASE_IDX 0 905 #define regVPDSCL_AUTOCAL 0x077b 906 #define regVPDSCL_AUTOCAL_BASE_IDX 0 907 #define regVPDSCL_EXT_OVERSCAN_LEFT_RIGHT 0x077c 908 #define regVPDSCL_EXT_OVERSCAN_LEFT_RIGHT_BASE_IDX 0 909 #define regVPDSCL_EXT_OVERSCAN_TOP_BOTTOM 0x077d 910 #define regVPDSCL_EXT_OVERSCAN_TOP_BOTTOM_BASE_IDX 0 911 #define regVPOTG_H_BLANK 0x077e 912 #define regVPOTG_H_BLANK_BASE_IDX 0 913 #define regVPOTG_V_BLANK 0x077f 914 #define regVPOTG_V_BLANK_BASE_IDX 0 915 #define regVPDSCL_RECOUT_START 0x0780 916 #define regVPDSCL_RECOUT_START_BASE_IDX 0 917 #define regVPDSCL_RECOUT_SIZE 0x0781 918 #define regVPDSCL_RECOUT_SIZE_BASE_IDX 0 919 #define regVPMPC_SIZE 0x0782 920 #define regVPMPC_SIZE_BASE_IDX 0 921 #define regVPLB_DATA_FORMAT 0x0783 922 #define regVPLB_DATA_FORMAT_BASE_IDX 0 923 #define regVPLB_MEMORY_CTRL 0x0784 924 #define regVPLB_MEMORY_CTRL_BASE_IDX 0 925 #define regVPLB_V_COUNTER 0x0785 926 #define regVPLB_V_COUNTER_BASE_IDX 0 927 #define regVPDSCL_MEM_PWR_CTRL 0x0786 928 #define regVPDSCL_MEM_PWR_CTRL_BASE_IDX 0 929 #define regVPDSCL_MEM_PWR_STATUS 0x0787 930 #define regVPDSCL_MEM_PWR_STATUS_BASE_IDX 0 931 #define regVPDSCL_DEBUG 0x0788 932 #define regVPDSCL_DEBUG_BASE_IDX 0 933 #define regVPDSCL_TEST_DEBUG_INDEX 0x0789 934 #define regVPDSCL_TEST_DEBUG_INDEX_BASE_IDX 0 935 #define regVPDSCL_TEST_DEBUG_DATA 0x078a 936 #define regVPDSCL_TEST_DEBUG_DATA_BASE_IDX 0 937 938 939 // addressBlock: vpe_vpep_vpdpp0_dispdec_vpcm_dispdec 940 // base address: 0x0 941 #define regVPCM_CONTROL 0x07b8 942 #define regVPCM_CONTROL_BASE_IDX 0 943 #define regVPCM_POST_CSC_CONTROL 0x07b9 944 #define regVPCM_POST_CSC_CONTROL_BASE_IDX 0 945 #define regVPCM_POST_CSC_C11_C12 0x07ba 946 #define regVPCM_POST_CSC_C11_C12_BASE_IDX 0 947 #define regVPCM_POST_CSC_C13_C14 0x07bb 948 #define regVPCM_POST_CSC_C13_C14_BASE_IDX 0 949 #define regVPCM_POST_CSC_C21_C22 0x07bc 950 #define regVPCM_POST_CSC_C21_C22_BASE_IDX 0 951 #define regVPCM_POST_CSC_C23_C24 0x07bd 952 #define regVPCM_POST_CSC_C23_C24_BASE_IDX 0 953 #define regVPCM_POST_CSC_C31_C32 0x07be 954 #define regVPCM_POST_CSC_C31_C32_BASE_IDX 0 955 #define regVPCM_POST_CSC_C33_C34 0x07bf 956 #define regVPCM_POST_CSC_C33_C34_BASE_IDX 0 957 #define regVPCM_GAMUT_REMAP_CONTROL 0x07c0 958 #define regVPCM_GAMUT_REMAP_CONTROL_BASE_IDX 0 959 #define regVPCM_GAMUT_REMAP_C11_C12 0x07c1 960 #define regVPCM_GAMUT_REMAP_C11_C12_BASE_IDX 0 961 #define regVPCM_GAMUT_REMAP_C13_C14 0x07c2 962 #define regVPCM_GAMUT_REMAP_C13_C14_BASE_IDX 0 963 #define regVPCM_GAMUT_REMAP_C21_C22 0x07c3 964 #define regVPCM_GAMUT_REMAP_C21_C22_BASE_IDX 0 965 #define regVPCM_GAMUT_REMAP_C23_C24 0x07c4 966 #define regVPCM_GAMUT_REMAP_C23_C24_BASE_IDX 0 967 #define regVPCM_GAMUT_REMAP_C31_C32 0x07c5 968 #define regVPCM_GAMUT_REMAP_C31_C32_BASE_IDX 0 969 #define regVPCM_GAMUT_REMAP_C33_C34 0x07c6 970 #define regVPCM_GAMUT_REMAP_C33_C34_BASE_IDX 0 971 #define regVPCM_BIAS_CR_R 0x07c7 972 #define regVPCM_BIAS_CR_R_BASE_IDX 0 973 #define regVPCM_BIAS_Y_G_CB_B 0x07c8 974 #define regVPCM_BIAS_Y_G_CB_B_BASE_IDX 0 975 #define regVPCM_GAMCOR_CONTROL 0x07c9 976 #define regVPCM_GAMCOR_CONTROL_BASE_IDX 0 977 #define regVPCM_GAMCOR_LUT_INDEX 0x07ca 978 #define regVPCM_GAMCOR_LUT_INDEX_BASE_IDX 0 979 #define regVPCM_GAMCOR_LUT_DATA 0x07cb 980 #define regVPCM_GAMCOR_LUT_DATA_BASE_IDX 0 981 #define regVPCM_GAMCOR_LUT_CONTROL 0x07cc 982 #define regVPCM_GAMCOR_LUT_CONTROL_BASE_IDX 0 983 #define regVPCM_GAMCOR_RAMA_START_CNTL_B 0x07cd 984 #define regVPCM_GAMCOR_RAMA_START_CNTL_B_BASE_IDX 0 985 #define regVPCM_GAMCOR_RAMA_START_CNTL_G 0x07ce 986 #define regVPCM_GAMCOR_RAMA_START_CNTL_G_BASE_IDX 0 987 #define regVPCM_GAMCOR_RAMA_START_CNTL_R 0x07cf 988 #define regVPCM_GAMCOR_RAMA_START_CNTL_R_BASE_IDX 0 989 #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_B 0x07d0 990 #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_B_BASE_IDX 0 991 #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_G 0x07d1 992 #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_G_BASE_IDX 0 993 #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_R 0x07d2 994 #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_R_BASE_IDX 0 995 #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_B 0x07d3 996 #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_B_BASE_IDX 0 997 #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_G 0x07d4 998 #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_G_BASE_IDX 0 999 #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_R 0x07d5 1000 #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_R_BASE_IDX 0 1001 #define regVPCM_GAMCOR_RAMA_END_CNTL1_B 0x07d6 1002 #define regVPCM_GAMCOR_RAMA_END_CNTL1_B_BASE_IDX 0 1003 #define regVPCM_GAMCOR_RAMA_END_CNTL2_B 0x07d7 1004 #define regVPCM_GAMCOR_RAMA_END_CNTL2_B_BASE_IDX 0 1005 #define regVPCM_GAMCOR_RAMA_END_CNTL1_G 0x07d8 1006 #define regVPCM_GAMCOR_RAMA_END_CNTL1_G_BASE_IDX 0 1007 #define regVPCM_GAMCOR_RAMA_END_CNTL2_G 0x07d9 1008 #define regVPCM_GAMCOR_RAMA_END_CNTL2_G_BASE_IDX 0 1009 #define regVPCM_GAMCOR_RAMA_END_CNTL1_R 0x07da 1010 #define regVPCM_GAMCOR_RAMA_END_CNTL1_R_BASE_IDX 0 1011 #define regVPCM_GAMCOR_RAMA_END_CNTL2_R 0x07db 1012 #define regVPCM_GAMCOR_RAMA_END_CNTL2_R_BASE_IDX 0 1013 #define regVPCM_GAMCOR_RAMA_OFFSET_B 0x07dc 1014 #define regVPCM_GAMCOR_RAMA_OFFSET_B_BASE_IDX 0 1015 #define regVPCM_GAMCOR_RAMA_OFFSET_G 0x07dd 1016 #define regVPCM_GAMCOR_RAMA_OFFSET_G_BASE_IDX 0 1017 #define regVPCM_GAMCOR_RAMA_OFFSET_R 0x07de 1018 #define regVPCM_GAMCOR_RAMA_OFFSET_R_BASE_IDX 0 1019 #define regVPCM_GAMCOR_RAMA_REGION_0_1 0x07df 1020 #define regVPCM_GAMCOR_RAMA_REGION_0_1_BASE_IDX 0 1021 #define regVPCM_GAMCOR_RAMA_REGION_2_3 0x07e0 1022 #define regVPCM_GAMCOR_RAMA_REGION_2_3_BASE_IDX 0 1023 #define regVPCM_GAMCOR_RAMA_REGION_4_5 0x07e1 1024 #define regVPCM_GAMCOR_RAMA_REGION_4_5_BASE_IDX 0 1025 #define regVPCM_GAMCOR_RAMA_REGION_6_7 0x07e2 1026 #define regVPCM_GAMCOR_RAMA_REGION_6_7_BASE_IDX 0 1027 #define regVPCM_GAMCOR_RAMA_REGION_8_9 0x07e3 1028 #define regVPCM_GAMCOR_RAMA_REGION_8_9_BASE_IDX 0 1029 #define regVPCM_GAMCOR_RAMA_REGION_10_11 0x07e4 1030 #define regVPCM_GAMCOR_RAMA_REGION_10_11_BASE_IDX 0 1031 #define regVPCM_GAMCOR_RAMA_REGION_12_13 0x07e5 1032 #define regVPCM_GAMCOR_RAMA_REGION_12_13_BASE_IDX 0 1033 #define regVPCM_GAMCOR_RAMA_REGION_14_15 0x07e6 1034 #define regVPCM_GAMCOR_RAMA_REGION_14_15_BASE_IDX 0 1035 #define regVPCM_GAMCOR_RAMA_REGION_16_17 0x07e7 1036 #define regVPCM_GAMCOR_RAMA_REGION_16_17_BASE_IDX 0 1037 #define regVPCM_GAMCOR_RAMA_REGION_18_19 0x07e8 1038 #define regVPCM_GAMCOR_RAMA_REGION_18_19_BASE_IDX 0 1039 #define regVPCM_GAMCOR_RAMA_REGION_20_21 0x07e9 1040 #define regVPCM_GAMCOR_RAMA_REGION_20_21_BASE_IDX 0 1041 #define regVPCM_GAMCOR_RAMA_REGION_22_23 0x07ea 1042 #define regVPCM_GAMCOR_RAMA_REGION_22_23_BASE_IDX 0 1043 #define regVPCM_GAMCOR_RAMA_REGION_24_25 0x07eb 1044 #define regVPCM_GAMCOR_RAMA_REGION_24_25_BASE_IDX 0 1045 #define regVPCM_GAMCOR_RAMA_REGION_26_27 0x07ec 1046 #define regVPCM_GAMCOR_RAMA_REGION_26_27_BASE_IDX 0 1047 #define regVPCM_GAMCOR_RAMA_REGION_28_29 0x07ed 1048 #define regVPCM_GAMCOR_RAMA_REGION_28_29_BASE_IDX 0 1049 #define regVPCM_GAMCOR_RAMA_REGION_30_31 0x07ee 1050 #define regVPCM_GAMCOR_RAMA_REGION_30_31_BASE_IDX 0 1051 #define regVPCM_GAMCOR_RAMA_REGION_32_33 0x07ef 1052 #define regVPCM_GAMCOR_RAMA_REGION_32_33_BASE_IDX 0 1053 #define regVPCM_HDR_MULT_COEF 0x07f0 1054 #define regVPCM_HDR_MULT_COEF_BASE_IDX 0 1055 #define regVPCM_MEM_PWR_CTRL 0x07f1 1056 #define regVPCM_MEM_PWR_CTRL_BASE_IDX 0 1057 #define regVPCM_MEM_PWR_STATUS 0x07f2 1058 #define regVPCM_MEM_PWR_STATUS_BASE_IDX 0 1059 #define regVPCM_DEALPHA 0x07f4 1060 #define regVPCM_DEALPHA_BASE_IDX 0 1061 #define regVPCM_COEF_FORMAT 0x07f5 1062 #define regVPCM_COEF_FORMAT_BASE_IDX 0 1063 #define regVPCM_TEST_DEBUG_INDEX 0x07f6 1064 #define regVPCM_TEST_DEBUG_INDEX_BASE_IDX 0 1065 #define regVPCM_TEST_DEBUG_DATA 0x07f7 1066 #define regVPCM_TEST_DEBUG_DATA_BASE_IDX 0 1067 1068 1069 // addressBlock: vpe_vpep_vpdpp0_dispdec_vpdpp_top_dispdec 1070 // base address: 0x0 1071 #define regVPDPP_CONTROL 0x0738 1072 #define regVPDPP_CONTROL_BASE_IDX 0 1073 #define regVPDPP_SOFT_RESET 0x0739 1074 #define regVPDPP_SOFT_RESET_BASE_IDX 0 1075 #define regVPDPP_CRC_VAL_R_G 0x073a 1076 #define regVPDPP_CRC_VAL_R_G_BASE_IDX 0 1077 #define regVPDPP_CRC_VAL_B_A 0x073b 1078 #define regVPDPP_CRC_VAL_B_A_BASE_IDX 0 1079 #define regVPDPP_CRC_CTRL 0x073c 1080 #define regVPDPP_CRC_CTRL_BASE_IDX 0 1081 #define regVPHOST_READ_CONTROL 0x073d 1082 #define regVPHOST_READ_CONTROL_BASE_IDX 0 1083 #define regVPDPP_DEBUG_SEL 0x073e 1084 #define regVPDPP_DEBUG_SEL_BASE_IDX 0 1085 #define regVPDPP_DEBUG_SPARE 0x073f 1086 #define regVPDPP_DEBUG_SPARE_BASE_IDX 0 1087 #define regVPDPP_TEST_DEBUG_INDEX 0x0740 1088 #define regVPDPP_TEST_DEBUG_INDEX_BASE_IDX 0 1089 #define regVPDPP_TEST_DEBUG_DATA 0x0741 1090 #define regVPDPP_TEST_DEBUG_DATA_BASE_IDX 0 1091 1092 1093 // addressBlock: vpe_vpep_vpmpc_vpmpcc0_dispdec 1094 // base address: 0x0 1095 #define regVPMPCC_TOP_SEL 0x0dc0 1096 #define regVPMPCC_TOP_SEL_BASE_IDX 0 1097 #define regVPMPCC_BOT_SEL 0x0dc1 1098 #define regVPMPCC_BOT_SEL_BASE_IDX 0 1099 #define regVPMPCC_VPOPP_ID 0x0dc2 1100 #define regVPMPCC_VPOPP_ID_BASE_IDX 0 1101 #define regVPMPCC_CONTROL 0x0dc3 1102 #define regVPMPCC_CONTROL_BASE_IDX 0 1103 #define regVPMPCC_TOP_GAIN 0x0dc4 1104 #define regVPMPCC_TOP_GAIN_BASE_IDX 0 1105 #define regVPMPCC_BOT_GAIN_INSIDE 0x0dc5 1106 #define regVPMPCC_BOT_GAIN_INSIDE_BASE_IDX 0 1107 #define regVPMPCC_BOT_GAIN_OUTSIDE 0x0dc6 1108 #define regVPMPCC_BOT_GAIN_OUTSIDE_BASE_IDX 0 1109 #define regVPMPCC_MOVABLE_CM_LOCATION_CONTROL 0x0dc7 1110 #define regVPMPCC_MOVABLE_CM_LOCATION_CONTROL_BASE_IDX 0 1111 #define regVPMPCC_BG_R_CR 0x0dc8 1112 #define regVPMPCC_BG_R_CR_BASE_IDX 0 1113 #define regVPMPCC_BG_G_Y 0x0dc9 1114 #define regVPMPCC_BG_G_Y_BASE_IDX 0 1115 #define regVPMPCC_BG_B_CB 0x0dca 1116 #define regVPMPCC_BG_B_CB_BASE_IDX 0 1117 #define regVPMPCC_MEM_PWR_CTRL 0x0dcb 1118 #define regVPMPCC_MEM_PWR_CTRL_BASE_IDX 0 1119 #define regVPMPCC_STATUS 0x0dcc 1120 #define regVPMPCC_STATUS_BASE_IDX 0 1121 #define regVPMPCC_TEST_DEBUG_INDEX 0x0dce 1122 #define regVPMPCC_TEST_DEBUG_INDEX_BASE_IDX 0 1123 #define regVPMPCC_TEST_DEBUG_DATA 0x0dcf 1124 #define regVPMPCC_TEST_DEBUG_DATA_BASE_IDX 0 1125 1126 1127 // addressBlock: vpe_vpep_vpmpc_vpmpc_cfg_dispdec 1128 // base address: 0x0 1129 #define regVPMPC_CLOCK_CONTROL 0x0f8c 1130 #define regVPMPC_CLOCK_CONTROL_BASE_IDX 0 1131 #define regVPMPC_SOFT_RESET 0x0f8d 1132 #define regVPMPC_SOFT_RESET_BASE_IDX 0 1133 #define regVPMPC_CRC_CTRL 0x0f8e 1134 #define regVPMPC_CRC_CTRL_BASE_IDX 0 1135 #define regVPMPC_CRC_SEL_CONTROL 0x0f8f 1136 #define regVPMPC_CRC_SEL_CONTROL_BASE_IDX 0 1137 #define regVPMPC_CRC_RESULT_AR 0x0f90 1138 #define regVPMPC_CRC_RESULT_AR_BASE_IDX 0 1139 #define regVPMPC_CRC_RESULT_GB 0x0f91 1140 #define regVPMPC_CRC_RESULT_GB_BASE_IDX 0 1141 #define regVPMPC_CRC_RESULT_C 0x0f92 1142 #define regVPMPC_CRC_RESULT_C_BASE_IDX 0 1143 #define regVPMPC_DEBUG_CONTROL 0x0f93 1144 #define regVPMPC_DEBUG_CONTROL_BASE_IDX 0 1145 #define regVPMPCC_DEBUG_DATA_SELECT 0x0f94 1146 #define regVPMPCC_DEBUG_DATA_SELECT_BASE_IDX 0 1147 #define regVPMPC_BYPASS_BG_AR 0x0f95 1148 #define regVPMPC_BYPASS_BG_AR_BASE_IDX 0 1149 #define regVPMPC_BYPASS_BG_GB 0x0f96 1150 #define regVPMPC_BYPASS_BG_GB_BASE_IDX 0 1151 #define regVPMPC_HOST_READ_CONTROL 0x0f97 1152 #define regVPMPC_HOST_READ_CONTROL_BASE_IDX 0 1153 #define regVPMPC_PENDING_STATUS_MISC 0x0f98 1154 #define regVPMPC_PENDING_STATUS_MISC_BASE_IDX 0 1155 #define regVPMPC_CFG_TEST_DEBUG_INDEX 0x0fbd 1156 #define regVPMPC_CFG_TEST_DEBUG_INDEX_BASE_IDX 0 1157 #define regVPMPC_CFG_TEST_DEBUG_DATA 0x0fbe 1158 #define regVPMPC_CFG_TEST_DEBUG_DATA_BASE_IDX 0 1159 1160 1161 // addressBlock: vpe_vpep_vpmpc_vpmpcc_ogam0_dispdec 1162 // base address: 0x0 1163 #define regVPMPCC_OGAM_CONTROL 0x0e14 1164 #define regVPMPCC_OGAM_CONTROL_BASE_IDX 0 1165 #define regVPMPCC_OGAM_LUT_INDEX 0x0e15 1166 #define regVPMPCC_OGAM_LUT_INDEX_BASE_IDX 0 1167 #define regVPMPCC_OGAM_LUT_DATA 0x0e16 1168 #define regVPMPCC_OGAM_LUT_DATA_BASE_IDX 0 1169 #define regVPMPCC_OGAM_LUT_CONTROL 0x0e17 1170 #define regVPMPCC_OGAM_LUT_CONTROL_BASE_IDX 0 1171 #define regVPMPCC_OGAM_RAMA_START_CNTL_B 0x0e18 1172 #define regVPMPCC_OGAM_RAMA_START_CNTL_B_BASE_IDX 0 1173 #define regVPMPCC_OGAM_RAMA_START_CNTL_G 0x0e19 1174 #define regVPMPCC_OGAM_RAMA_START_CNTL_G_BASE_IDX 0 1175 #define regVPMPCC_OGAM_RAMA_START_CNTL_R 0x0e1a 1176 #define regVPMPCC_OGAM_RAMA_START_CNTL_R_BASE_IDX 0 1177 #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_B 0x0e1b 1178 #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_B_BASE_IDX 0 1179 #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_G 0x0e1c 1180 #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_G_BASE_IDX 0 1181 #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_R 0x0e1d 1182 #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_R_BASE_IDX 0 1183 #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_B 0x0e1e 1184 #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_B_BASE_IDX 0 1185 #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_G 0x0e1f 1186 #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_G_BASE_IDX 0 1187 #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_R 0x0e20 1188 #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_R_BASE_IDX 0 1189 #define regVPMPCC_OGAM_RAMA_END_CNTL1_B 0x0e21 1190 #define regVPMPCC_OGAM_RAMA_END_CNTL1_B_BASE_IDX 0 1191 #define regVPMPCC_OGAM_RAMA_END_CNTL2_B 0x0e22 1192 #define regVPMPCC_OGAM_RAMA_END_CNTL2_B_BASE_IDX 0 1193 #define regVPMPCC_OGAM_RAMA_END_CNTL1_G 0x0e23 1194 #define regVPMPCC_OGAM_RAMA_END_CNTL1_G_BASE_IDX 0 1195 #define regVPMPCC_OGAM_RAMA_END_CNTL2_G 0x0e24 1196 #define regVPMPCC_OGAM_RAMA_END_CNTL2_G_BASE_IDX 0 1197 #define regVPMPCC_OGAM_RAMA_END_CNTL1_R 0x0e25 1198 #define regVPMPCC_OGAM_RAMA_END_CNTL1_R_BASE_IDX 0 1199 #define regVPMPCC_OGAM_RAMA_END_CNTL2_R 0x0e26 1200 #define regVPMPCC_OGAM_RAMA_END_CNTL2_R_BASE_IDX 0 1201 #define regVPMPCC_OGAM_RAMA_OFFSET_B 0x0e27 1202 #define regVPMPCC_OGAM_RAMA_OFFSET_B_BASE_IDX 0 1203 #define regVPMPCC_OGAM_RAMA_OFFSET_G 0x0e28 1204 #define regVPMPCC_OGAM_RAMA_OFFSET_G_BASE_IDX 0 1205 #define regVPMPCC_OGAM_RAMA_OFFSET_R 0x0e29 1206 #define regVPMPCC_OGAM_RAMA_OFFSET_R_BASE_IDX 0 1207 #define regVPMPCC_OGAM_RAMA_REGION_0_1 0x0e2a 1208 #define regVPMPCC_OGAM_RAMA_REGION_0_1_BASE_IDX 0 1209 #define regVPMPCC_OGAM_RAMA_REGION_2_3 0x0e2b 1210 #define regVPMPCC_OGAM_RAMA_REGION_2_3_BASE_IDX 0 1211 #define regVPMPCC_OGAM_RAMA_REGION_4_5 0x0e2c 1212 #define regVPMPCC_OGAM_RAMA_REGION_4_5_BASE_IDX 0 1213 #define regVPMPCC_OGAM_RAMA_REGION_6_7 0x0e2d 1214 #define regVPMPCC_OGAM_RAMA_REGION_6_7_BASE_IDX 0 1215 #define regVPMPCC_OGAM_RAMA_REGION_8_9 0x0e2e 1216 #define regVPMPCC_OGAM_RAMA_REGION_8_9_BASE_IDX 0 1217 #define regVPMPCC_OGAM_RAMA_REGION_10_11 0x0e2f 1218 #define regVPMPCC_OGAM_RAMA_REGION_10_11_BASE_IDX 0 1219 #define regVPMPCC_OGAM_RAMA_REGION_12_13 0x0e30 1220 #define regVPMPCC_OGAM_RAMA_REGION_12_13_BASE_IDX 0 1221 #define regVPMPCC_OGAM_RAMA_REGION_14_15 0x0e31 1222 #define regVPMPCC_OGAM_RAMA_REGION_14_15_BASE_IDX 0 1223 #define regVPMPCC_OGAM_RAMA_REGION_16_17 0x0e32 1224 #define regVPMPCC_OGAM_RAMA_REGION_16_17_BASE_IDX 0 1225 #define regVPMPCC_OGAM_RAMA_REGION_18_19 0x0e33 1226 #define regVPMPCC_OGAM_RAMA_REGION_18_19_BASE_IDX 0 1227 #define regVPMPCC_OGAM_RAMA_REGION_20_21 0x0e34 1228 #define regVPMPCC_OGAM_RAMA_REGION_20_21_BASE_IDX 0 1229 #define regVPMPCC_OGAM_RAMA_REGION_22_23 0x0e35 1230 #define regVPMPCC_OGAM_RAMA_REGION_22_23_BASE_IDX 0 1231 #define regVPMPCC_OGAM_RAMA_REGION_24_25 0x0e36 1232 #define regVPMPCC_OGAM_RAMA_REGION_24_25_BASE_IDX 0 1233 #define regVPMPCC_OGAM_RAMA_REGION_26_27 0x0e37 1234 #define regVPMPCC_OGAM_RAMA_REGION_26_27_BASE_IDX 0 1235 #define regVPMPCC_OGAM_RAMA_REGION_28_29 0x0e38 1236 #define regVPMPCC_OGAM_RAMA_REGION_28_29_BASE_IDX 0 1237 #define regVPMPCC_OGAM_RAMA_REGION_30_31 0x0e39 1238 #define regVPMPCC_OGAM_RAMA_REGION_30_31_BASE_IDX 0 1239 #define regVPMPCC_OGAM_RAMA_REGION_32_33 0x0e3a 1240 #define regVPMPCC_OGAM_RAMA_REGION_32_33_BASE_IDX 0 1241 #define regVPMPCC_GAMUT_REMAP_COEF_FORMAT 0x0e3b 1242 #define regVPMPCC_GAMUT_REMAP_COEF_FORMAT_BASE_IDX 0 1243 #define regVPMPCC_GAMUT_REMAP_MODE 0x0e3c 1244 #define regVPMPCC_GAMUT_REMAP_MODE_BASE_IDX 0 1245 #define regVPMPC_GAMUT_REMAP_C11_C12_A 0x0e3d 1246 #define regVPMPC_GAMUT_REMAP_C11_C12_A_BASE_IDX 0 1247 #define regVPMPC_GAMUT_REMAP_C13_C14_A 0x0e3e 1248 #define regVPMPC_GAMUT_REMAP_C13_C14_A_BASE_IDX 0 1249 #define regVPMPC_GAMUT_REMAP_C21_C22_A 0x0e3f 1250 #define regVPMPC_GAMUT_REMAP_C21_C22_A_BASE_IDX 0 1251 #define regVPMPC_GAMUT_REMAP_C23_C24_A 0x0e40 1252 #define regVPMPC_GAMUT_REMAP_C23_C24_A_BASE_IDX 0 1253 #define regVPMPC_GAMUT_REMAP_C31_C32_A 0x0e41 1254 #define regVPMPC_GAMUT_REMAP_C31_C32_A_BASE_IDX 0 1255 #define regVPMPC_GAMUT_REMAP_C33_C34_A 0x0e42 1256 #define regVPMPC_GAMUT_REMAP_C33_C34_A_BASE_IDX 0 1257 #define regVPMPCC_OGAM_TEST_DEBUG_INDEX 0x0e44 1258 #define regVPMPCC_OGAM_TEST_DEBUG_INDEX_BASE_IDX 0 1259 #define regVPMPCC_OGAM_TEST_DEBUG_DATA 0x0e45 1260 #define regVPMPCC_OGAM_TEST_DEBUG_DATA_BASE_IDX 0 1261 1262 1263 // addressBlock: vpe_vpep_vpmpc_vpmpcc_mcm0_dispdec 1264 // base address: 0x0 1265 #define regVPMPCC_MCM_SHAPER_CONTROL 0x1059 1266 #define regVPMPCC_MCM_SHAPER_CONTROL_BASE_IDX 0 1267 #define regVPMPCC_MCM_SHAPER_OFFSET_R 0x105a 1268 #define regVPMPCC_MCM_SHAPER_OFFSET_R_BASE_IDX 0 1269 #define regVPMPCC_MCM_SHAPER_OFFSET_G 0x105b 1270 #define regVPMPCC_MCM_SHAPER_OFFSET_G_BASE_IDX 0 1271 #define regVPMPCC_MCM_SHAPER_OFFSET_B 0x105c 1272 #define regVPMPCC_MCM_SHAPER_OFFSET_B_BASE_IDX 0 1273 #define regVPMPCC_MCM_SHAPER_SCALE_R 0x105d 1274 #define regVPMPCC_MCM_SHAPER_SCALE_R_BASE_IDX 0 1275 #define regVPMPCC_MCM_SHAPER_SCALE_G_B 0x105e 1276 #define regVPMPCC_MCM_SHAPER_SCALE_G_B_BASE_IDX 0 1277 #define regVPMPCC_MCM_SHAPER_LUT_INDEX 0x105f 1278 #define regVPMPCC_MCM_SHAPER_LUT_INDEX_BASE_IDX 0 1279 #define regVPMPCC_MCM_SHAPER_LUT_DATA 0x1060 1280 #define regVPMPCC_MCM_SHAPER_LUT_DATA_BASE_IDX 0 1281 #define regVPMPCC_MCM_SHAPER_LUT_WRITE_EN_MASK 0x1061 1282 #define regVPMPCC_MCM_SHAPER_LUT_WRITE_EN_MASK_BASE_IDX 0 1283 #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_B 0x1062 1284 #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_B_BASE_IDX 0 1285 #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_G 0x1063 1286 #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_G_BASE_IDX 0 1287 #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_R 0x1064 1288 #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_R_BASE_IDX 0 1289 #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_B 0x1065 1290 #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_B_BASE_IDX 0 1291 #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_G 0x1066 1292 #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_G_BASE_IDX 0 1293 #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_R 0x1067 1294 #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_R_BASE_IDX 0 1295 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_0_1 0x1068 1296 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_0_1_BASE_IDX 0 1297 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_2_3 0x1069 1298 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_2_3_BASE_IDX 0 1299 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_4_5 0x106a 1300 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_4_5_BASE_IDX 0 1301 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_6_7 0x106b 1302 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_6_7_BASE_IDX 0 1303 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_8_9 0x106c 1304 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_8_9_BASE_IDX 0 1305 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_10_11 0x106d 1306 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_10_11_BASE_IDX 0 1307 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_12_13 0x106e 1308 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_12_13_BASE_IDX 0 1309 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_14_15 0x106f 1310 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_14_15_BASE_IDX 0 1311 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_16_17 0x1070 1312 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_16_17_BASE_IDX 0 1313 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_18_19 0x1071 1314 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_18_19_BASE_IDX 0 1315 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_20_21 0x1072 1316 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_20_21_BASE_IDX 0 1317 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_22_23 0x1073 1318 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_22_23_BASE_IDX 0 1319 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_24_25 0x1074 1320 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_24_25_BASE_IDX 0 1321 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_26_27 0x1075 1322 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_26_27_BASE_IDX 0 1323 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_28_29 0x1076 1324 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_28_29_BASE_IDX 0 1325 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_30_31 0x1077 1326 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_30_31_BASE_IDX 0 1327 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_32_33 0x1078 1328 #define regVPMPCC_MCM_SHAPER_RAMA_REGION_32_33_BASE_IDX 0 1329 #define regVPMPCC_MCM_3DLUT_MODE 0x1079 1330 #define regVPMPCC_MCM_3DLUT_MODE_BASE_IDX 0 1331 #define regVPMPCC_MCM_3DLUT_INDEX 0x107a 1332 #define regVPMPCC_MCM_3DLUT_INDEX_BASE_IDX 0 1333 #define regVPMPCC_MCM_3DLUT_DATA 0x107b 1334 #define regVPMPCC_MCM_3DLUT_DATA_BASE_IDX 0 1335 #define regVPMPCC_MCM_3DLUT_DATA_30BIT 0x107c 1336 #define regVPMPCC_MCM_3DLUT_DATA_30BIT_BASE_IDX 0 1337 #define regVPMPCC_MCM_3DLUT_READ_WRITE_CONTROL 0x107d 1338 #define regVPMPCC_MCM_3DLUT_READ_WRITE_CONTROL_BASE_IDX 0 1339 #define regVPMPCC_MCM_3DLUT_OUT_NORM_FACTOR 0x107e 1340 #define regVPMPCC_MCM_3DLUT_OUT_NORM_FACTOR_BASE_IDX 0 1341 #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_R 0x107f 1342 #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_R_BASE_IDX 0 1343 #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_G 0x1080 1344 #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_G_BASE_IDX 0 1345 #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_B 0x1081 1346 #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_B_BASE_IDX 0 1347 #define regVPMPCC_MCM_1DLUT_CONTROL 0x1082 1348 #define regVPMPCC_MCM_1DLUT_CONTROL_BASE_IDX 0 1349 #define regVPMPCC_MCM_1DLUT_LUT_INDEX 0x1083 1350 #define regVPMPCC_MCM_1DLUT_LUT_INDEX_BASE_IDX 0 1351 #define regVPMPCC_MCM_1DLUT_LUT_DATA 0x1084 1352 #define regVPMPCC_MCM_1DLUT_LUT_DATA_BASE_IDX 0 1353 #define regVPMPCC_MCM_1DLUT_LUT_CONTROL 0x1085 1354 #define regVPMPCC_MCM_1DLUT_LUT_CONTROL_BASE_IDX 0 1355 #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_B 0x1086 1356 #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_B_BASE_IDX 0 1357 #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_G 0x1087 1358 #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_G_BASE_IDX 0 1359 #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_R 0x1088 1360 #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_R_BASE_IDX 0 1361 #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_B 0x1089 1362 #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_B_BASE_IDX 0 1363 #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_G 0x108a 1364 #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_G_BASE_IDX 0 1365 #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_R 0x108b 1366 #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_R_BASE_IDX 0 1367 #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_B 0x108c 1368 #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_B_BASE_IDX 0 1369 #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_G 0x108d 1370 #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_G_BASE_IDX 0 1371 #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_R 0x108e 1372 #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_R_BASE_IDX 0 1373 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_B 0x108f 1374 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_B_BASE_IDX 0 1375 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_B 0x1090 1376 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_B_BASE_IDX 0 1377 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_G 0x1091 1378 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_G_BASE_IDX 0 1379 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_G 0x1092 1380 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_G_BASE_IDX 0 1381 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_R 0x1093 1382 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_R_BASE_IDX 0 1383 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_R 0x1094 1384 #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_R_BASE_IDX 0 1385 #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_B 0x1095 1386 #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_B_BASE_IDX 0 1387 #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_G 0x1096 1388 #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_G_BASE_IDX 0 1389 #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_R 0x1097 1390 #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_R_BASE_IDX 0 1391 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_0_1 0x1098 1392 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_0_1_BASE_IDX 0 1393 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_2_3 0x1099 1394 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_2_3_BASE_IDX 0 1395 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_4_5 0x109a 1396 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_4_5_BASE_IDX 0 1397 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_6_7 0x109b 1398 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_6_7_BASE_IDX 0 1399 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_8_9 0x109c 1400 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_8_9_BASE_IDX 0 1401 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_10_11 0x109d 1402 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_10_11_BASE_IDX 0 1403 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_12_13 0x109e 1404 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_12_13_BASE_IDX 0 1405 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_14_15 0x109f 1406 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_14_15_BASE_IDX 0 1407 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_16_17 0x10a0 1408 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_16_17_BASE_IDX 0 1409 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_18_19 0x10a1 1410 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_18_19_BASE_IDX 0 1411 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_20_21 0x10a2 1412 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_20_21_BASE_IDX 0 1413 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_22_23 0x10a3 1414 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_22_23_BASE_IDX 0 1415 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_24_25 0x10a4 1416 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_24_25_BASE_IDX 0 1417 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_26_27 0x10a5 1418 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_26_27_BASE_IDX 0 1419 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_28_29 0x10a6 1420 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_28_29_BASE_IDX 0 1421 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_30_31 0x10a7 1422 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_30_31_BASE_IDX 0 1423 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_32_33 0x10a8 1424 #define regVPMPCC_MCM_1DLUT_RAMA_REGION_32_33_BASE_IDX 0 1425 #define regVPMPCC_MCM_MEM_PWR_CTRL 0x10a9 1426 #define regVPMPCC_MCM_MEM_PWR_CTRL_BASE_IDX 0 1427 #define regVPMPCC_MCM_TEST_DEBUG_INDEX 0x10ab 1428 #define regVPMPCC_MCM_TEST_DEBUG_INDEX_BASE_IDX 0 1429 #define regVPMPCC_MCM_TEST_DEBUG_DATA 0x10ac 1430 #define regVPMPCC_MCM_TEST_DEBUG_DATA_BASE_IDX 0 1431 1432 1433 // addressBlock: vpe_vpep_vpmpc_vpmpc_ocsc_dispdec 1434 // base address: 0x0 1435 #define regVPMPC_OUT0_MUX 0x0fcc 1436 #define regVPMPC_OUT0_MUX_BASE_IDX 0 1437 #define regVPMPC_OUT0_FLOAT_CONTROL 0x0fcd 1438 #define regVPMPC_OUT0_FLOAT_CONTROL_BASE_IDX 0 1439 #define regVPMPC_OUT0_DENORM_CONTROL 0x0fce 1440 #define regVPMPC_OUT0_DENORM_CONTROL_BASE_IDX 0 1441 #define regVPMPC_OUT0_DENORM_CLAMP_G_Y 0x0fcf 1442 #define regVPMPC_OUT0_DENORM_CLAMP_G_Y_BASE_IDX 0 1443 #define regVPMPC_OUT0_DENORM_CLAMP_B_CB 0x0fd0 1444 #define regVPMPC_OUT0_DENORM_CLAMP_B_CB_BASE_IDX 0 1445 #define regVPMPC_OUT_CSC_COEF_FORMAT 0x0fe4 1446 #define regVPMPC_OUT_CSC_COEF_FORMAT_BASE_IDX 0 1447 #define regVPMPC_OUT0_CSC_MODE 0x0fe5 1448 #define regVPMPC_OUT0_CSC_MODE_BASE_IDX 0 1449 #define regVPMPC_OUT0_CSC_C11_C12_A 0x0fe6 1450 #define regVPMPC_OUT0_CSC_C11_C12_A_BASE_IDX 0 1451 #define regVPMPC_OUT0_CSC_C13_C14_A 0x0fe7 1452 #define regVPMPC_OUT0_CSC_C13_C14_A_BASE_IDX 0 1453 #define regVPMPC_OUT0_CSC_C21_C22_A 0x0fe8 1454 #define regVPMPC_OUT0_CSC_C21_C22_A_BASE_IDX 0 1455 #define regVPMPC_OUT0_CSC_C23_C24_A 0x0fe9 1456 #define regVPMPC_OUT0_CSC_C23_C24_A_BASE_IDX 0 1457 #define regVPMPC_OUT0_CSC_C31_C32_A 0x0fea 1458 #define regVPMPC_OUT0_CSC_C31_C32_A_BASE_IDX 0 1459 #define regVPMPC_OUT0_CSC_C33_C34_A 0x0feb 1460 #define regVPMPC_OUT0_CSC_C33_C34_A_BASE_IDX 0 1461 #define regVPMPC_OCSC_TEST_DEBUG_INDEX 0x1035 1462 #define regVPMPC_OCSC_TEST_DEBUG_INDEX_BASE_IDX 0 1463 #define regVPMPC_OCSC_TEST_DEBUG_DATA 0x1036 1464 #define regVPMPC_OCSC_TEST_DEBUG_DATA_BASE_IDX 0 1465 1466 1467 // addressBlock: vpe_vpep_vpopp_vpfmt0_dispdec 1468 // base address: 0x0 1469 #define regVPFMT_CLAMP_COMPONENT_R 0x12b0 1470 #define regVPFMT_CLAMP_COMPONENT_R_BASE_IDX 0 1471 #define regVPFMT_CLAMP_COMPONENT_G 0x12b1 1472 #define regVPFMT_CLAMP_COMPONENT_G_BASE_IDX 0 1473 #define regVPFMT_CLAMP_COMPONENT_B 0x12b2 1474 #define regVPFMT_CLAMP_COMPONENT_B_BASE_IDX 0 1475 #define regVPFMT_DYNAMIC_EXP_CNTL 0x12b3 1476 #define regVPFMT_DYNAMIC_EXP_CNTL_BASE_IDX 0 1477 #define regVPFMT_CONTROL 0x12b4 1478 #define regVPFMT_CONTROL_BASE_IDX 0 1479 #define regVPFMT_BIT_DEPTH_CONTROL 0x12b5 1480 #define regVPFMT_BIT_DEPTH_CONTROL_BASE_IDX 0 1481 #define regVPFMT_DITHER_RAND_R_SEED 0x12b6 1482 #define regVPFMT_DITHER_RAND_R_SEED_BASE_IDX 0 1483 #define regVPFMT_DITHER_RAND_G_SEED 0x12b7 1484 #define regVPFMT_DITHER_RAND_G_SEED_BASE_IDX 0 1485 #define regVPFMT_DITHER_RAND_B_SEED 0x12b8 1486 #define regVPFMT_DITHER_RAND_B_SEED_BASE_IDX 0 1487 #define regVPFMT_CLAMP_CNTL 0x12b9 1488 #define regVPFMT_CLAMP_CNTL_BASE_IDX 0 1489 #define regVPFMT_DEBUG_CNTL 0x12bc 1490 #define regVPFMT_DEBUG_CNTL_BASE_IDX 0 1491 #define regVPFMT_TEST_DEBUG_INDEX 0x12be 1492 #define regVPFMT_TEST_DEBUG_INDEX_BASE_IDX 0 1493 #define regVPFMT_TEST_DEBUG_DATA 0x12bf 1494 #define regVPFMT_TEST_DEBUG_DATA_BASE_IDX 0 1495 1496 1497 // addressBlock: vpe_vpep_vpopp_vpopp_pipe0_dispdec 1498 // base address: 0x0 1499 #define regVPOPP_PIPE_CONTROL 0x12e8 1500 #define regVPOPP_PIPE_CONTROL_BASE_IDX 0 1501 #define regVPOPP_PIPE_SPARE_DEBUG 0x12e9 1502 #define regVPOPP_PIPE_SPARE_DEBUG_BASE_IDX 0 1503 #define regVPOPP_PIPE_TEST_DEBUG_INDEX 0x12ea 1504 #define regVPOPP_PIPE_TEST_DEBUG_INDEX_BASE_IDX 0 1505 #define regVPOPP_PIPE_TEST_DEBUG_DATA 0x12eb 1506 #define regVPOPP_PIPE_TEST_DEBUG_DATA_BASE_IDX 0 1507 1508 1509 // addressBlock: vpe_vpep_vpopp_vpopp_pipe_crc0_dispdec 1510 // base address: 0x0 1511 #define regVPOPP_PIPE_CRC_CONTROL 0x12ee 1512 #define regVPOPP_PIPE_CRC_CONTROL_BASE_IDX 0 1513 #define regVPOPP_PIPE_CRC_MASK 0x12ef 1514 #define regVPOPP_PIPE_CRC_MASK_BASE_IDX 0 1515 #define regVPOPP_PIPE_CRC_RESULT0 0x12f0 1516 #define regVPOPP_PIPE_CRC_RESULT0_BASE_IDX 0 1517 #define regVPOPP_PIPE_CRC_RESULT1 0x12f1 1518 #define regVPOPP_PIPE_CRC_RESULT1_BASE_IDX 0 1519 #define regVPOPP_PIPE_CRC_RESULT2 0x12f2 1520 #define regVPOPP_PIPE_CRC_RESULT2_BASE_IDX 0 1521 1522 1523 // addressBlock: vpe_vpep_vpopp_vpopp_top_dispdec 1524 // base address: 0x0 1525 #define regVPOPP_TOP_CLK_CONTROL 0x13c2 1526 #define regVPOPP_TOP_CLK_CONTROL_BASE_IDX 0 1527 #define regVPOPP_DEBUG_CONTROL 0x13c3 1528 #define regVPOPP_DEBUG_CONTROL_BASE_IDX 0 1529 #define regVPOPP_TOP_SPARE_DEBUG 0x13c4 1530 #define regVPOPP_TOP_SPARE_DEBUG_BASE_IDX 0 1531 #define regVPOPP_TOP_TEST_DEBUG_INDEX 0x13c5 1532 #define regVPOPP_TOP_TEST_DEBUG_INDEX_BASE_IDX 0 1533 #define regVPOPP_TOP_TEST_DEBUG_DATA 0x13c6 1534 #define regVPOPP_TOP_TEST_DEBUG_DATA_BASE_IDX 0 1535 1536 1537 // addressBlock: vpe_vpep_vpcdc_cdc_dispdec 1538 // base address: 0x0 1539 #define regVPEP_MGCG_CNTL 0x0600 1540 #define regVPEP_MGCG_CNTL_BASE_IDX 0 1541 #define regVPCDC_SOFT_RESET 0x0601 1542 #define regVPCDC_SOFT_RESET_BASE_IDX 0 1543 #define regVPCDC_FE0_SURFACE_CONFIG 0x0602 1544 #define regVPCDC_FE0_SURFACE_CONFIG_BASE_IDX 0 1545 #define regVPCDC_FE0_CROSSBAR_CONFIG 0x0603 1546 #define regVPCDC_FE0_CROSSBAR_CONFIG_BASE_IDX 0 1547 #define regVPCDC_FE0_VIEWPORT_START_CONFIG 0x0604 1548 #define regVPCDC_FE0_VIEWPORT_START_CONFIG_BASE_IDX 0 1549 #define regVPCDC_FE0_VIEWPORT_DIMENSION_CONFIG 0x0605 1550 #define regVPCDC_FE0_VIEWPORT_DIMENSION_CONFIG_BASE_IDX 0 1551 #define regVPCDC_FE0_VIEWPORT_START_C_CONFIG 0x0606 1552 #define regVPCDC_FE0_VIEWPORT_START_C_CONFIG_BASE_IDX 0 1553 #define regVPCDC_FE0_VIEWPORT_DIMENSION_C_CONFIG 0x0607 1554 #define regVPCDC_FE0_VIEWPORT_DIMENSION_C_CONFIG_BASE_IDX 0 1555 #define regVPCDC_BE0_P2B_CONFIG 0x0608 1556 #define regVPCDC_BE0_P2B_CONFIG_BASE_IDX 0 1557 #define regVPCDC_BE0_GLOBAL_SYNC_CONFIG 0x0609 1558 #define regVPCDC_BE0_GLOBAL_SYNC_CONFIG_BASE_IDX 0 1559 #define regVPCDC_GLOBAL_SYNC_TRIGGER 0x060a 1560 #define regVPCDC_GLOBAL_SYNC_TRIGGER_BASE_IDX 0 1561 #define regVPCDC_VREADY_STATUS 0x060b 1562 #define regVPCDC_VREADY_STATUS_BASE_IDX 0 1563 #define regVPEP_MEM_GLOBAL_PWR_REQ_CNTL 0x060c 1564 #define regVPEP_MEM_GLOBAL_PWR_REQ_CNTL_BASE_IDX 0 1565 #define regVPFE_MEM_PWR_CNTL 0x060d 1566 #define regVPFE_MEM_PWR_CNTL_BASE_IDX 0 1567 #define regVPBE_MEM_PWR_CNTL 0x060e 1568 #define regVPBE_MEM_PWR_CNTL_BASE_IDX 0 1569 #define regVPEP_RBBMIF_TIMEOUT 0x060f 1570 #define regVPEP_RBBMIF_TIMEOUT_BASE_IDX 0 1571 #define regVPEP_RBBMIF_STATUS 0x0610 1572 #define regVPEP_RBBMIF_STATUS_BASE_IDX 0 1573 #define regVPEP_RBBMIF_TIMEOUT_DIS 0x0611 1574 #define regVPEP_RBBMIF_TIMEOUT_DIS_BASE_IDX 0 1575 #define regVPCDC_DEBUG_CTRL0 0x0612 1576 #define regVPCDC_DEBUG_CTRL0_BASE_IDX 0 1577 #define regVPCDC_DEBUG_CTRL1 0x0613 1578 #define regVPCDC_DEBUG_CTRL1_BASE_IDX 0 1579 #define regVPCDC_TEST_DEBUG_INDEX 0x0614 1580 #define regVPCDC_TEST_DEBUG_INDEX_BASE_IDX 0 1581 #define regVPCDC_TEST_DEBUG_DATA 0x0615 1582 #define regVPCDC_TEST_DEBUG_DATA_BASE_IDX 0 1583 1584 1585 // addressBlock: vpe_vpep_vpcdc_vpcdc_dcperfmon_dc_perfmon_dispdec 1586 // base address: 0x3a708 1587 #define regPERFCOUNTER_CNTL 0x0682 1588 #define regPERFCOUNTER_CNTL_BASE_IDX 0 1589 #define regPERFCOUNTER_CNTL2 0x0683 1590 #define regPERFCOUNTER_CNTL2_BASE_IDX 0 1591 #define regPERFCOUNTER_STATE 0x0684 1592 #define regPERFCOUNTER_STATE_BASE_IDX 0 1593 #define regPERFMON_CNTL 0x0685 1594 #define regPERFMON_CNTL_BASE_IDX 0 1595 #define regPERFMON_CNTL2 0x0686 1596 #define regPERFMON_CNTL2_BASE_IDX 0 1597 #define regPERFMON_CVALUE_INT_MISC 0x0687 1598 #define regPERFMON_CVALUE_INT_MISC_BASE_IDX 0 1599 #define regPERFMON_CVALUE_LOW 0x0688 1600 #define regPERFMON_CVALUE_LOW_BASE_IDX 0 1601 #define regPERFMON_HI 0x0689 1602 #define regPERFMON_HI_BASE_IDX 0 1603 #define regPERFMON_LOW 0x068a 1604 #define regPERFMON_LOW_BASE_IDX 0 1605 #define regPERFMON_TEST_DEBUG_INDEX 0x068b 1606 #define regPERFMON_TEST_DEBUG_INDEX_BASE_IDX 0 1607 #define regPERFMON_TEST_DEBUG_DATA 0x068c 1608 #define regPERFMON_TEST_DEBUG_DATA_BASE_IDX 0 1609 1610 1611 // addressBlock: dc_perfmon_dc_perfmondebugind 1612 // base address: 0x0 1613 #define ixPERFMON_DEBUG_ID 0x0000 1614 #define ixPERFMON_DEBUG01 0x0001 1615 #define ixPERFMON_DEBUG02 0x0002 1616 #define ixPERFMON_DEBUG03 0x0003 1617 #define ixPERFMON_DEBUG04 0x0004 1618 #define ixPERFMON_DEBUG05 0x0005 1619 #define ixPERFMON_DEBUG06 0x0006 1620 #define ixPERFMON_DEBUG07 0x0007 1621 #define ixPERFMON_DEBUG08 0x0008 1622 #define ixPERFMON_DEBUG09 0x0009 1623 #define ixPERFMON_DEBUG0A 0x000a 1624 #define ixPERFMON_DEBUG0B 0x000b 1625 #define ixPERFMON_DEBUG0C 0x000c 1626 #define ixPERFMON_DEBUG0D 0x000d 1627 #define ixPERFMON_DEBUG0E 0x000e 1628 #define ixPERFMON_DEBUG0F 0x000f 1629 #define ixPERFMON_DEBUG10 0x0010 1630 #define ixPERFMON_DEBUG11 0x0011 1631 #define ixPERFMON_DEBUG12 0x0012 1632 1633 1634 // addressBlock: vpfmt0_vpfmtdebugind 1635 // base address: 0x0 1636 #define ixVPFMT_DEBUG_ID 0x0000 1637 #define ixVPFMT_DEBUG0 0x0001 1638 #define ixVPFMT_DEBUG1 0x0002 1639 #define ixVPFMT_DEBUG2 0x0003 1640 #define ixVPFMT_DEBUG3 0x0004 1641 #define ixVPFMT_DEBUG4 0x0005 1642 #define ixVPFMT_DEBUG5 0x0006 1643 #define ixVPFMT_DEBUG6 0x0007 1644 #define ixVPFMT_DEBUG7 0x0008 1645 #define ixVPFMT_DEBUG8 0x0009 1646 #define ixVPFMT_DEBUG9 0x000a 1647 #define ixVPFMT_DEBUG10 0x000b 1648 #define ixVPFMT_DEBUG11 0x000c 1649 1650 1651 // addressBlock: vpopp_pipe0_vpopppipedebugind 1652 // base address: 0x0 1653 #define ixVPOPP_PIPE_DEBUG_ID 0x0000 1654 #define ixVPOPP_PIPE_DEBUG_0 0x0001 1655 #define ixVPOPP_PIPE_DEBUG_1 0x0002 1656 #define ixVPOPP_PIPE_DEBUG_2 0x0003 1657 1658 1659 // addressBlock: vpopp_top_vpopp_topdebugind 1660 // base address: 0x0 1661 #define ixVPOPP_TOP_DEBUG_ID 0x0000 1662 1663 #endif 1664